本发明专利技术公开了一种半导体装置及其制造方法。在该半导体装置的制造方法中，器件部形成工序包含在形成第二平坦化层之前在第一平坦化层上形成覆盖多个导电膜的平坦化辅助层的辅助层形成工序，在该辅助层形成工序中形成了平坦化辅助层，使从第一平坦化层的与基体层相反一侧的表面开始算起的平坦化辅助层的高度在形成有导电膜的区域的至少一部分和未形成有导电膜的区域的至少一部分彼此相等。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种应用于例如液晶显示装置等的。
技术介绍
迄今为止，在绝缘层表面形成有单晶硅层的硅基板即SOI(Silicon on Insulator,绝缘硅)基板己为人所知。在SOI基板上形成晶体管等器件，从而既能降低寄生电容又能提高电阻。也就是说，能够谋求器件的高性能化及高集成化。所述绝缘层是由例如二氧化硅膜(Si02)形成的。从提高器件的工作速度并进一步降低寄生电容的观点来看，优选在所述SOI基板中减小单晶硅层的膜厚。 一般来说，作为SOI基板的形成方法，机械研磨、化学机械研磨(Chemical MechanicalPolishing,以下称作"CMP")及利用多孔硅的方法等多种方法己为人所知。例如，作为注入氢形成SOI基板的方法示例，提出了下述方法(参照非专利文献1及非专利文献2等)，g卩向半导体基板内部注入氢形成氢注入层，并将半导体基板和另一基板贴合起来，之后进行热处理，使半导体基板的一部分沿着氢注入层与另一基板分开，并且将半导体基板的剩余部分转移到另一基板上，由此来形成半导体层。利用该方法，能够形成在绝缘层表面形成有极薄的单晶硅层的SOI基板。再者，利用所述将半导体基板的一部分转移到另一基板上的方法在玻璃基板等绝缘基板上形成了单晶硅层以后，再用该单晶硅层形成单晶硅TFT (Thin Film Transistor,薄膜晶体管)的方法(例如参照专利文献l)已为人所知。根据该方法，在绝缘基板表面形成了单晶硅层后才形成TFT，所以需要在形成于绝缘基板的单晶硅层表面(即通过注入氢而形成的分离面)形成栅氧化膜。7然而，通过转移半导体基板的一部分而形成在绝缘基板上的单晶硅层的表面具有较大的表面粗糙度(表面凹凸)。由此很难形成高质量的栅氧化膜，因而很难形成高性能的TFT。还有，需要在绝缘基板上形成单晶硅层后再对TFT进行微细加工。于是，本案申请人提出了下述方法(例如参照专利文献2)，艮口在半导体基板上形成了具有单晶硅TFT等元件的器件部并在该半导体基板中形成了氢注入层以后，再将器件部贴合在其它基板上并将半导体基板的一部分与其分开，由此将器件部薄膜化并将该器件部形成在另一基板上。器件部具有排列着形成在覆盖单晶硅TFT的至少一部分的平坦化层表面的多个导电膜和覆盖多个导电膜的绝缘层，该器件部以绝缘层的表面作为贴合面贴合在另一基板上。根据该方法，事先在半导体基板形成单晶硅TFT，因而不需要在经由氢注入而形成的分离面上形成栅氧化膜，从而能够形成高性能的单晶硅TFT。再者，因为是在半导体基板上对所述TFT进行微细加工，所以并没有受到绝缘基板上微细加工精度的限制，理论上能够实现与硅LSI (LargeScale Integration,大规模集成电路)最先进的微细加工精度等同程度的微细化。并且，通过用透明基板作所述另一基板，从而能够将实现了半导体层薄膜化的半导体装置应用于液晶显示装置。这样一来，在将形成于半导体基板上的器件部贴合在另一基板上而使该器件部形成在另一基板上的情况下，要求器件部和玻璃基板之间要确实的接合起来。并且，为了确实地使器件部和另一基板接合起来，优选所述器件部及另一基板的贴合面都具有很高的平坦性。由此，为了使器件部的贴合面的平坦性提高，便利用CMP将绝缘层表面平坦化。专利文献l:日本公开特许公报特开2003-234455号公报专利文献2:日本公开特许公报特开2005-26472号公报非专利文献l: Electronics Letters, Vol. 31， No. 14， 1995， pp.1201-1202非专禾U文献2: Jpn. J. Appl. Phys. Vol. 36 ( 1997) pp. 1636-16418
技术实现思路
专利技术要解决的问题己发现即便像上述那样利用CMP将绝缘层表面平坦化，也因为受到多个导电膜的影响而有可能在器件部的贴合面存在高低差。特别是在形成有平面布置图案(layout pattern)的密度较大的导电膜时，在器件部的贴合面容易存在高低差。下面， 一边参照图37至图41， 一边对这一情况进行说明。如图37所示，在硅基板101上，隔着覆盖TFT等元件(省略图示)的至少一部分的平坦化层102形成有平面布置图案的密度互不相同的导电膜103a、 103b。布线宽度较小的导电膜103a相当于平面布置图案的密度较小的金属布线图案，布线宽度比导电膜103a大的导电膜103b就相当于平面布置图案的密度较大的金属布线图案。如图38所示，在该硅基板101上，利用化学气相沉积法(Chemical Vapor Deposition : CVD)等以覆盖导电膜103a、 103b的方式形成Si02等绝缘层104。此时，在绝缘层104形成有凸状部105，该凸状部105反映出平坦化层102表面和导电膜103a、 103b表面的高度差。然后，如图39所示，利用CMP将构成器件部的贴合面的绝缘层104表面平坦化。在CMP中，用研磨垫片(polishing pad) 107将适当的力经由研磨液(研磨剂)施加在绝缘层104的表面，由此对绝缘层104的表面进行研磨将该绝缘层104表面平坦化。研磨垫片107的压力越大，该CMP的研磨速度就越快。因此，由于向凸状部105的角部106施加比平坦部108大的研磨压力，所以在角部106研磨速度较快，绝缘层104很快地被去除而得以实现平坦化。图39中的箭头109表示向凸状部105的角部106施加研磨压力的方向。在图40中示意地表示出利用CMP进行平坦化使绝缘层104表面产生变化的情况。如图40所示，绝缘层104的表面经研磨而依次变化为IIO、 111、 112、 113。也就是说，由于在凸状部105的角部106研磨的速度较快，所以形成在布线宽度较小的导电膜103a上的凸状部105便从角部106展开研磨，最终将凸状部105平坦化，直到该凸状部105的表面与未形成有导电膜103a、 103b的区域的表面齐 平为止。另一方面，虽然形成在布线宽度较大的导电膜103b上的凸状部 105具有平缓倾斜的侧端部分，却很难将该凸状部105平坦化到使该 凸状部105的表面与未形成有导电膜103a、 103b的区域的表面齐平。 也就是说，在形成有导电膜103b的区域，从平坦化层102的与硅基 板101相反一侧的表面开始算起的绝缘层104的高度(下面，简称为 "绝缘层104的高度")容易比未形成有导电膜103b的区域的该绝缘 层104的高度高。由此，在绝缘层104表面(即，器件部的贴合面) 就容易存在高低差。特别是，在形成有导电膜103b的区域中的与导电膜103b外缘相 距很远的位置处，绝缘层104的高度hl就会大于在未形成有导电膜 103b的区域的绝缘层104的高度h2，并且hl与h2的高度差与导电膜 103b的厚度相等。当如上所述在器件部的贴合面存在高低差的状态下将器件部 贴合到另一基板即玻璃基板114上的时候，如图41所示，形成有导 电膜103b的区域的绝缘层104就会与玻璃基板114接触并接合起来。 另一方面，因为在未形成有导电膜103b的区域绝缘层104的高度小 于形成有导电膜103b的区域的绝缘层104的高度，所以在未形成有 该导电膜103b的区域的绝缘层104和玻璃本文档来自技高网...
【技术保护点】
一种半导体装置的制造方法，包括： 器件部形成工序，形成具有形成在基体层的元件、覆盖所述元件的至少一部分的第一平坦化层、排列着形成在所述第一平坦化层表面的多个导电膜以及覆盖所述多个导电膜的第二平坦化层的器件部， 剥离层形成工序，对 所述基体层，离子注入剥离用物质，形成剥离层， 贴合工序，将所述器件部贴合在基板上，以及 分离工序，沿着所述剥离层分离去除所述基体层的一部分，其特征在于： 所述器件部形成工序，包含在形成所述第二平坦化层之前在所述第一平坦化层 上形成覆盖所述多个导电膜的平坦化辅助层的辅助层形成工序， 在所述辅助层形成工序中形成所述平坦化辅助层，使从所述第一平坦化层的与所述基体层相反一侧的表面开始算起的所述平坦化辅助层的高度在形成有所述导电膜的区域的至少一部分和未形成有所述导 电膜的区域的至少一部分彼此相等。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：福岛康守，高藤裕，富安一秀，竹井美智子，斯蒂文道罗斯，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。