具有大而均匀的电流的大阵列上指ＰＩＮ二极管及其形成方法技术

本发明专利技术公开了一种沉积硅、锗、或硅锗形成的上指ＰＩＮ二极管。该二极管具有底层重掺杂Ｐ型区、中间本征或轻掺杂区和上层重掺杂Ｎ型区。上层重掺杂Ｐ型区掺杂砷，并且二极管的半导体材料在接触合适的硅化物、锗化物或硅锗化物时被结晶。可以形成大阵列的此上指二极管，当在二极管上施加大于导通电压的电压时，穿过该阵列的电流均匀性极佳。该二极管可以有利地用于单片三维存储器阵列中。本发明专利技术还公开了形成大量上指ＰＩＮ二极管的方法和许多其他方面。

【技术实现步骤摘要】
【国外来华专利技术】
0001本申请要求Herner的于2007年3月27日提交的的标题为 Method to Form Upward-Pointing P-I-N Diodes Having Large and Uniform Current的美国专利申请第11/692,151号(专利代理人巻号 No. SAND-01179US0)和Hemer的于2007年3月27日提交的标题为 Large Array of Upward-Pointing P-I-N Diodes Having Large and Uniform Current的美国专利申请第11/692,153号(专利代理人巻号 No. SAND-01179US1)的优先权，二者的全部内容通过参考合并于此。0002本申请涉及Hemer等人的于2007年3月27日提交的标题为 Method to Form a Memory Cell Comprising a Carbon Nanotube Fabric Element and a Steering Element的美国专利申请第11/692,144号(专利 代理人巻号No. SAND-01193US0)和Hemer等人的于2007年3月27 日提交的标题为Memory Cell Comprising a Carbon Nanotube Fabric Element and a Steering Element的美国专利申请第11/692,148号(专利 代理人巻号No. SAND-01193US1)， 二者的全部内容通过参考合并于 此。
技术介绍
0003二极管具有的特性是在低于某一特定导通电压时允许非常小的电流流过，在高于该导通电压时允许实质上更大的电流流过。已经证明当施加的电压高于导通电压时，很难形成大量(large population) 的在其底层重掺杂P型区、中间本征区和上层重掺杂N型区间具有良 好的电流均匀性的垂直取向的PIN 二极管。0004形成大量这样的具有良好均匀性的上指二极管 (upward-pointing diodes)会是很有利的，特别是在用于存储器阵列时
技术实现思路
0005本专利技术由所附权利要求限定，并且在该部分的任何内容不应该被认为是限制这些权利要求。总体而言，本专利技术关于大量上指PIN二极管及其形成方法。0006本专利技术的第一方面提供在衬底上形成的第一器件级，该第一器件级包括多个垂直取向的PIN 二极管，每个PIN 二极管包括底层重掺杂P型区，中间本征或轻掺杂区和上层重掺杂N型区，其中每个PIN二极管具有柱的形状，其中，对于至少99。/。的PIN二极管，当底层重掺杂P型区和上层重掺杂N型区之间施加的电压为约1.5伏到约3.0伏之间时，流过PIN 二极管的电流至少为1.5微安；其中PIN 二极管包括沉积的硅、锗、或硅锗，其中第一多个PIN 二极管包括第一器件级上的每个PIN二极管。0007本专利技术的第二方面提供包括第一多个存储单元的第一存储器级，每个第一存储单元包括柱状的垂直取向的PIN 二极管，每个垂直取向的PIN 二极管包括底层重掺杂P型区，中间本征或轻掺杂区和上层重掺杂N型区；其中该第一存储单元包括编程/程序单元和未编程/非程序单元，其中至少一半存储单元是程序单元，其中当在底层重掺杂P型区和上层重掺杂N型区之间施加的电压为约1.5伏到约3.0伏之间时，流过至少99。/。的编程单元的PIN二极管的电流至少为1.5微安；其中第一多个存储单元包括第一存储器级中的每个存储单元。0008本专利技术的第三方面提供一种形成垂直取向PIN 二极管的方法，该方法包括；在衬底上形成第一轨道形导体；在第一轨道形导体上形成沉积的半导体材料的底层重掺杂P型区；在半导体材料的底层重掺杂P型区上形成沉积的半导体材料的中间本征或轻掺杂区，其中沉积的半导体材料是硅、锗、或硅锗合金；图案化和蚀刻底层重掺杂P型区和中间本征或轻掺杂区以形成柱；形成掺杂砷的上层重掺杂N型区；及退火以使半导体材料结晶，其中一部分半导体材料在沉积态是无定形的并且在退火步骤之后与硅化物、锗化物、或硅锗化物接触，其中PIN 二极管包括底层重掺杂P型区，中间本征或轻掺杂区、和上层重掺杂N型区。0009本专利技术的另一方面提供一种形成单片三维存储器阵列的方法，该方法包括以下述方式在衬底上单片地形成第一存储器级i)在衬底上形成第一多个轨道形导体；ii)在第一轨道形导体上形成沉积的半导体材料的底层重掺杂P型区；iii)在底层重掺杂P型半导体上形成沉积的半导体材料的中间本征或轻掺杂区，其中沉积的半导体材料是硅、锗、或硅锗合金；iv)图案化和蚀刻底层重掺杂P型区和中间本征或轻掺杂区以形成第一多个柱；v)形成掺杂砷的上层重掺杂N型区；vi)退火以使半导体材料结晶，其中一部分半导体材料在沉积态是无定形的并且在退火步骤之后与硅化物、锗化物、或硅锗化物接触；vii)在中间本征或轻惨杂区形成上形成第二多个轨道形导体，其中第一存储器级包括第一多个存储单元，每个第一存储单元包括第一轨道形导体中的一个轨道形导体的一部分、第一多个柱中的一个柱、和第二导体中的一个导体的一部分，其中每个第一柱包括PIN二极管，该PIN二极管包括通过掺杂步骤形成的底层重掺杂P型区、中间本征或轻掺杂区和上层重掺杂N型区，以及在第一存储器级上单片地形成第二存储器级。0010此处描述的本专利技术的每个方面和实施例可以单独使用或相互组合使用。0011现在参考附图对优选的方面和实施例进行描述。附图说明0012图1是第'030号专利中描述的存储单元的实施例的透视图。0013图2是包括与图1的存储单元相似的存储单元的第一存储器级的一部分的透视图。0014图3a是显示共享导体的两个堆叠存储器级的透视图；图3b是相同结构的截面图；图3c是显示不共享导体的两个堆叠存储器级的截面图。0015图4a是对根据第'030号专利的实施例形成的大量下指二极管施加2伏特电压时电流的概率图；图4b是对根据第'030号专利的实施例形成的大量上指二极管施加2伏特电压时电流的概率图。0016图5是本专利技术实施例的透视图。0017图6是是对根据本专利技术形成的大量上指二极管施加2伏特电压时电流的概率图。0018图7a-7d是图示说明两个存储器级(level)构造的级或阶段的截面图，第一存储器级包括根据本专利技术实施例形成的上指二极管。具体实施例方式0019在本专利技术受让人所有的所有下列申请中第，470号申请、第，030号专利和第'549号申请，描述了存储单元，其中的每一个包括柱状的垂直取向的PIN二极管。此种由半导体材料(诸如硅、锗、或硅锗合金)形成的二极管具有第一半导体类型的底层重掺杂区、中间本征或轻掺杂区和与第一半导体类型相对的第二半导体类型的上层重掺杂区。已经描述了形成两种取向的该二极管，每种取向的二极管具有底层重掺杂P型区和上层重掺杂N型区；或相反，具有底层重掺杂N型区和上层重掺杂P型区。0020图1图示说明根据第，030号专利形成的存储单元。此存储单元包括底层导体200和上层导体400，在底层导体200和上层导体400之间电学布置有串联的垂直取向的PIN 二极管302和电介质断裂反熔丝118。在其开始，未编程状态，当读出电压例如为2伏特被施加在底本文档来自技高网...

【技术保护点】
在衬底上形成的第一器件级，所述第一器件包括多个垂直取向的ＰＩＮ二极管，每个ＰＩＮ二极管包括底层重掺杂Ｐ型区，中间本征或轻掺杂区和上层重掺杂Ｎ型区；其中每个ＰＩＮ二极管具有柱的形状；　其中，对于至少９９％的所述ＰＩＮ二极管，当在所述底层 重掺杂Ｐ型区和所述上层重掺杂Ｎ型区之间施加的电压为约１．５伏到３．０伏之间时，流过所述ＰＩＮ二极管的电流至少为１．５微安；　其中所述ＰＩＮ二极管包括沉积的硅、锗、或硅锗；　其中第一多个ＰＩＮ二极管包括所述第一器件级上的每个ＰＩＮ 二极管。

【技术特征摘要】
【国外来华专利技术】US 2007-3-27 11/692,151;US 2007-3-27 11/692,1531在衬底上形成的第一器件级，所述第一器件包括多个垂直取向的PIN二极管，每个PIN二极管包括底层重掺杂P型区，中间本征或轻掺杂区和上层重掺杂N型区；其中每个PIN二极管具有柱的形状；其中，对于至少99％的所述PIN二极管，当在所述底层重掺杂P型区和所述上层重掺杂N型区之间施加的电压为约1.5伏到3.0伏之间时，流过所述PIN二极管的电流至少为1.5微安；其中所述PIN二极管包括沉积的硅、锗、或硅锗；其中第一多个PIN二极管包括所述第一器件级上的每个PIN二极管。2. 根据权利要求1所述的第一器件级，其中当所述底层重掺杂P 型区和所述上层重掺杂N型区之间施加的电压为约1.8伏到约2.2伏之 间时，流过所述PIN二极管的电流。3. 根据权利要求1所述的第一器件级，其中每个二极管与硅化物、 锗化物、或硅锗化物层接触。4. 根据权利要求3所述的第一器件级，进一步包括 形成在所述衬底上的第一多个基本平行的、基本共面的轨道形导体；及形成在所述第一导体上的第二多个基本平行的、基本共面的轨道 形导体；每个第一 PIN 二极管垂直设置在一个所述第一导体和一个所述第 二导体之间。5. 根据权利要求4所述的第一器件级，其中所述多个垂直取向的 PIN 二极管包括至少100,000个PIN 二极管。6. 根据权利要求1所述的第一器件级，其中第二器件级单片地形成在所述第一器件级上。7. 根据权利要求1所述的第一器件级，其中所述衬底包括单晶硅。8. 第一存储器级，其包括第一多个存储单元，每个第一存储单元包括柱形状的、垂直取向的PIN二极管，每个垂直取向的PIN二极管包括底层重掺杂P型区、中间本征或轻掺杂区和上层重掺杂N型区； 其中所述第一存储单元包括编程单元和未编程单元；其中至少一半的所述存储单元是编程单元；其中当在所述底层重掺杂P型区和所述上层重掺杂N型区之间施 加的电压为约1.5伏到3.0伏之间时，流过至少99%的编程单元的PIN 二极管的电流至少为1.5微安；其中所述第一多个存储单元包括所述第一器件级中的每个存储单元。9. 根据权利要求8所述的第一存储器级，其中当在所述底层重掺 杂P型区和所述上层重掺杂N型区之间施加的电压为约1.8伏至U约2.2 伏之间时，流过所述PIN二极管的电流。10. 根据权利要求8所述的第一存储器级，其中每个二极管与硅化 物、锗化物、或硅锗化物层接触。11. 根据权利要求10所述的第一存储器级，进一步包括 形成在所述衬底上的第一多个基本平行的、基本共面的轨道形导体；以及形成在所述第一导体上的第二多个基本平行的、基本共面的轨道 形导体；每个第一 PIN 二极管垂直设置在一个所述第一导体和一个所述第 二导体之间。12. 根据权利要求11所述的第一存储器级，其中每个第一存储单 元进一步包括状态变化元件。13. 根据权利要求12所述的第一存储器级，其中所述状态变化元 件是反熔丝，并且每个第一存储单元是一次性可编程的存储单元。14. 根据权利要求13所述的第一存储器级，其中所述反熔丝是电介质层或电介质堆。15. 根据权利要求12所述的第一存储器级，其中所述状态变化元 件是电阻率转换元件，并且每个第一存储单元是可重写存储单元。16. 根据权利要求15所述的第一存储器级，其中所述电阻率转换 元件包括二元金属氧化物或碳纳米管纤维。17. 根据权利要求8所述的第一存储器级，其中所述第一多个存储 单元包括至少100,000个存储单元。18. 根据权利要求8所述的第一存储器级，其中所述第一存储器级 被形成在衬底上。19. 根据权利要求18所述的第一存储器级，其中所述衬底包括单 晶娃。20. 根据权利要求18所述的第一存储器级，其中第二存储器级被 单片地形成在所述第一存储器级上。21. 根据权利要求18所述的第一存储器级，其中所述第二存储器 级包括第二多个PIN 二极管，每个第二 PIN 二极管具有底层重掺杂N 型区和上层重掺杂P型区。22. —种形成垂直取向的PIN二极管的方法，所述方法包括 在衬底上形成第一轨道形导体；在所述第一轨道形导体上形成沉积的半导体材料的底层重掺杂P型区；在所述半导体材料的底层重掺杂P型区上形成沉积的半导体材料 的中间本征或轻掺杂区，其中所述沉积的半导体材料是硅、锗、或硅 锗合金；图案化和蚀刻所述底层重掺杂P型区和所述中间本征或轻掺杂区 以形成柱；形成掺杂砷的上层重掺杂N型区；及退火以使所述半导体材料...

【专利技术属性】
技术研发人员：SB赫纳，
申请(专利权)人：桑迪士克三D公司，
类型：发明
国别省市：US[美国]