半导体存储装置以及用于制造该半导体存储装置的方法制造方法及图纸

本发明专利技术系提供一种用于制造存储装置的方法，包括：提供半导体基板（５０５），该半导体基板包含：具有第一导电类型的第一阱区（５３２）、具有第一导电类型的第二阱区（５３４）、覆于该第一阱区（５３２）上的第一栅极结构（５６２、５６６）以及覆于该第二阱区（５３４）上的第二栅极结构（５６８、５７４）；共形地沉积绝缘材料层（５６９）覆于该半导体基板（５０５）的暴露部分上；在覆于该第二阱区（５３４）的一部分的该绝缘材料层（５６９）的一部分上方提供感光材料（５７５）；该感光材料（５７５）暴露出部分的该绝缘材料层（５６９）；该绝缘材料层（５６９）的该暴露部分系被非等向性蚀刻以提供邻接该第二栅极结构（５６８、５７４）的第一侧壁的侧壁间隔物（ｓｉｄｅｗａｌｌ？ｓｐａｃｅｒ）（５７２），以及覆于该第二栅极结构（５６８、５７４）的一部分上且邻接该第二栅极结构（５６８、５７４）的第二侧壁所形成的绝缘间隔物区块（５７０）；漏极区域（５４２）及源极／基极区域（５５０）系形成在该半导体基板（５０５）中邻接该第一栅极结构（５６２、５６６），以及阴极区域（５５８）系形成在该半导体基板（５０５）中邻接该第二栅极结构（５６８、５７４）；该漏极区域（５４２）、该源极／基极区域（５５０）以及阴极区域（５５８）具有第二导电类型；第一导电类型的阳极区域（５５２）系形成于该源极／基极区域（５５０）中邻接该第二栅极结构（５６８、５７４）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例大致上系关于半导体存储装置。具体而言，本专利技术的实施例 是关于制造用于半导体存储装置中以栅极侧式晶闸管为基础的随机存取存储器(gated lateral thyristor—based random accessmemory ;以下简称GLTRAM)装置，以及实作此禾中 GLTRAM的存储器单元结构及存储装置。
技术介绍
集成电路存储器系包含静态随机存取存储器(SRAM)。许多SRAM单元结构系利用 6晶体管(6-transistor)及4晶体管(4-transistor)存储器单元来实现。这些被利用在 许多SRAM单元的实现上的与此种6晶体管及4晶体管存储器单元(用于SRAM单元的许多 实作中)相关联的大的布局区域(layout area)限制了高密度SRAM的设计。 考虑到这些缺陷，一直有在试图去建立以晶闸管为基础的存储器单元来减小与传 统存储器单元相关联的布局区域，以及提供具有简单布局的以晶闸管为基础的存储器单 元。晶闸管系为一种双稳态(bi-stable)的三端子装置，其系由四层结构所构成，该四层结 构系包含由P型阳极区域、N型基极、P型基极、以及N型阴极区域所配置的PNPN组构。PN 接面系分别形成于P型阳极区域与N型基极之间、N型基极与P型基极之间、以及P型基极 与N型阴极区域之间。接触件(contact)制造于该P型阳极区域、该N型阴极区域以及耦 接于栅极电极的该P型基极。 图1为电路图100，用以揭示包含TRAM单元110的传统TRAM单元阵列。 如图l所示，TRAM单元由字符线120，130、位线150、与NM0S存取晶体管170串 接的薄电容耦合型晶闸管(Thin C即acitively-CoupledThyristor ;以下简称TCCT)装置 160。该TCCT装置提供主动储存组件，该主动储存组件包括晶闸管以及耦接于该晶闸管的 栅极的电容器。该NM0S存取晶体管系耦接于TCCT装置160的阴极节点146与该位线150 之间。TCCT装置160的阳极节点148则被固接在正极偏压。该TCCT装置160呈现出双稳 态电流_对_电压(I-V)特性。该双稳态电流_对_电压(I-V)特性会因on/off两种状 态之间的电流比超过1乂105而致使逻辑1(1)与逻辑O(O)的数据状态之间产生过宽的读取 边限(readmargin)。该双稳态电流-对-电压(I_V)特性会因位于逻辑1 (1)资料状态而 产生较佳的读取电流，使TCCT装置160处在顺向二极管模式中而产生较高的电流。因为该 T-RAM单元110的保存能力容易因难以控制的NMOS存取晶体管170的漏电流而受到损害， 故该TRAM单元110可能难以维持良好的保存能力并且会干扰特性。 图2图为电路图200，用以揭示包含DRAM单元210， 270的传统TCCT-DRAM单元阵 列。相较于通常包含MOSFET装置与电容器的传统DRAM单元，该TCCT-DRAM单元210系由 单一的TCCT装置260以及包含写入致能线230、字符线240、位线250的三条控制线所组成。 该TCCT装置260系由晶闸管(图2未标示)所组成，该晶闸管包含连接于该位线250的阳 极节点248、连接于该字符线240的阴极节点246及在该晶闸管的P型基极区域之上直接连 接于栅极线(gate line)的栅极电容器，该栅极线作用为该致能线230。 TCCT-DRAM单元系7使用基本的读取/写入操作来操作，该读取/写入操作包含备用模式(standby mode)、写入 逻辑l(l)操作、写入逻辑0(0)操作以及读取操作。 在备用模式中，位线250及字符线240两者皆位于Vdd以及藉由该晶闸管的P型 基极区域的充电状态来保持已储存的单元资料。该字符线240作用为在TCCT-DRAM单元 内的字符线，并致动(activate)沿着该写入致能线230连接的该TCCT单元。在写入逻辑 1(1)操作期间，当该字符线240保持在接地位准时会使该写入致能线产生脉冲，进而触发 该TCCT装置260进行锁存(latch)。除了对该位线250所施加的电压被保持在低位准之 外，该写入逻辑O(O)操作的偏压方案(biasscheme)如同逻辑l(l)写入操作，使得该写入 致能线230的脉冲将TCCT装置260切换成其阻挡状态(blocking state)。在读取操作期 间，该字符线240系保持于低位准，而该电压中的改变或该位线250的电流系被读入感测放 大器(sense amplifier)中。 虽然该TCCT-DRAM单元210不需要存取晶体管，但该TCCT-DRAM单元210的操作仍会遇到诸如在写入O操作期间的电荷漏失(charge loss)的干扰问题。举例而言，当选择一个TCCT-DRAM单元210用于写入0操作时，在该位线250上的偏压位准必须减少接地，以避免未选择的TCCT-TRAM单元270轮流透过该位线250产生电荷漏失。 因此，需要能解决上述问题的存储装置与存储器单元结构，以及用以制造这些存储装置与存储器单元结构的方法。
技术实现思路
根据一个实施例，本专利技术系提供一种用于制造半导体存储装置的方法。提供半导 体基板，包含具有第一导电类型的第一阱区、具有该第一导电类型的第二阱区、覆于该第 一阱区之上的第一栅极结构以及覆于该第二阱区之上的第二栅极结构。绝缘材料层系共 形地(conformally)沉积而覆于该半导体基板的暴露部分上。感光材料(photosensitive material)系设置在该绝缘材料层的一部分上方，该绝缘材料层的该一部分覆于该第二阱 区的一部分上。该感光材料暴露出部分的该绝缘材料层。该绝缘材料层的该暴露部分系被 非等向性蚀刻以提供邻接该第二栅极结构的第一侧壁的侧壁间隔物(sidewallspacer)，以 及覆于该第二栅极结构的一部分上且邻接该第二栅极结构的第二侧壁的所形成的绝缘间 隔物区块。漏极区域及源极/基极区域系形成在该半导体基板中邻接该第一栅极结构，以 及阴极区域系形成在该半导体基板中邻接该第二栅极结构。该漏极区域、该源极/基极区 域以及阴极区域具有第二导电类型。该第一导电类型的阳极区域系邻接在该源极/基极区 域的一部分中的第二栅极结构而形成。附图说明 本专利技术可藉由参考实施方式及申请专利范围并一并考量以下的图式而取得更完 整的理解，其中 图1为揭示传统以晶闸管为基础的随机存取存储器(Thyristor-based Random Access Memory ;TRAM)单元阵列的电路图； 图2为揭示传统薄电容耦合型晶闸管(Thin Capacitively-CoupledThyristor ; TCCT) DRAM单元阵列的电路 图3为能用于本专利技术的实施例的存储器系统的方块图； 图4为揭示依据本专利技术的实施例的存储器单元阵列的电路图； 图5至图11为揭示依据本专利技术的不同实施例所用以制造存储器单元的方法步骤 的剖面图； 图5、图6、图12至图14、图11为揭示依据本专利技术的替换实施例所用以制造存储器 单元的方法步骤的剖面图； 图15为揭示依据本专利技术的实施例于存储器单元操作期间而施加于字符线的电压 的时序图。具体实施例方式下本文档来自技高网...

【技术保护点】
一种用于制造存储装置的方法，该方法包括以下步骤：　　提供半导体基板（５０５），该半导体基板包括：第一阱区（５３２）、第二阱区（５３４）以及覆于该第二阱区（５３４）上的至少一个栅极结构（５６８、５７４）；　　共形地沉积绝缘材料层（５６９）覆于该半导体基板（５０５）的暴露部分上；　　在覆于该第二阱区（５３４）的一部分的该绝缘材料层（５６９）的一部分上方提供感光材料（５７５），其中，该感光材料（５７５）暴露出部分的该绝缘材料层（５６９）；　　非等向性地蚀刻该绝缘材料层（５６９）的暴露部分，以提供：　　邻接该至少一个栅极结构（５６８、５７４）的第一侧壁的侧壁间隔物（５７２），以及　　覆于该至少一个栅极电极结构（５６８、５７４）的一部分上且邻接该至少一个栅极电极结构（５６８、５７４）的第二侧壁所形成的绝缘间隔物区块（５７０）。

【技术特征摘要】
【国外来华专利技术】US 2007-3-28 11/692,313一种用于制造存储装置的方法，该方法包括以下步骤提供半导体基板(505)，该半导体基板包括第一阱区(532)、第二阱区(534)以及覆于该第二阱区(534)上的至少一个栅极结构(568、574)；共形地沉积绝缘材料层(569)覆于该半导体基板(505)的暴露部分上；在覆于该第二阱区(534)的一部分的该绝缘材料层(569)的一部分上方提供感光材料(575)，其中，该感光材料(575)暴露出部分的该绝缘材料层(569)；非等向性地蚀刻该绝缘材料层(569)的暴露部分，以提供邻接该至少一个栅极结构(568、574)的第一侧壁的侧壁间隔物(572)，以及覆于该至少一个栅极电极结构(568、574)的一部分上且邻接该至少一个栅极电极结构(568、574)的第二侧壁所形成的绝缘间隔物区块(570)。2. 如权利要求l所述的方法，其中，该第一阱区(532)具有第一导电类型，其中，该第二 阱区(534)具有该第一导电类型，其中，该至少一个栅极结构(568、574)包括第二栅极结构 (568、574)，且其中，提供该半导体基板(505)的步骤包括提供半导体基板(505)，该半导体基板包括该第一导电类型的第一阱区(532)与第 二阱区(534)、覆于该第一阱区(532)上的第一栅极结构(562、566)以及覆于该第二阱区 (534)上的该第二栅极结构(568、574)。3. 如权利要求2所述的方法，还包括以下步骤形成漏极区域(542)、在该半导体基板(505)中邻接该第一栅极结构(562、566)以及邻 接该第二栅极结构(568、574)的源极/基极区域(550)、以及在该半导体基板(505)中邻接 该第二栅极结构(568、574)的阴极区域(558)，其中，该漏极区域(542)、该源极/基极区域 (550)和该阴极区域(558)具有第二导电类型。4. 如权利要求3所述的方法，还包括以下步骤在该源极/基极区域(550)的一部分中邻接该第二栅极结构(568、574)形成该第一导 电类型的阳极区域(552)。5. 如权利要求3所述的方法，其中，形成漏极区域(542)、在该半导体基板(505)中 邻接该第一栅极结构(562、566)以及邻接该第二栅极结构(568、574)的源极/基极区域 (550)、以及在该半导体基板(505)中邻接该第二栅极结构(568、574)的阴极区域(558)，其 中，该漏极区域(542)、该源极/基极区域(550)和该阴极区域(558)具有第二导电类型的 步骤包括提供离子注入掩模(586、588)覆于该第一栅极结构(562、564)与该第二栅极结构 (556、574)上，该离子注入掩模暴露出部分的该第一阱区(532)与该第二阱区(534);以及将具有该第二导电类型的掺杂离子注入该第一阱区(532)与该第二阱区(534)的该 暴露部分中以形成在该半导体基板(505)中邻接该第一栅极结构(562、566)的该漏极区 域(542)与该源极/基极区域(550)，以及在该半导体基板(505)中邻接该第二栅极结构 (568、574)的该基极区域(554)与该阴极区域(558)。6. 如权利要求5所述的方法，还包括以下步骤提供另一个离子注入掩模(584、585)暴露出该源极/基极区域(550)的一部分(552);以及将具有该第一导电类型的掺杂离子注入该源极/基极区域(550)的该暴露部分中以形成阳极区域(552)，该阳极区域邻接该源极/基极区域(550)的该暴露部分中的该第二栅极 结构(568 、574)。7. 如权利要求3所述的方法，其中，形成漏极区域(542)、在该半导体基板(505)中 邻接该第一栅极结构(562、566)以及邻接该第二栅极结构(568、574)的源极/基极区域 (550)、以及在该半导体基板(505)中邻接该第二栅极结构(568、574)的阴极区域(558)，其 中，该漏极区域(542)、该源极/基极区域(550)和该阴极区域(558)具有第二导电类型的 步骤包括提供离子注入掩模(586、588)覆于该第一栅极结构(562、566)、该第一侧壁间隔 物(564)、该第二栅极结构(568、574)、该第二侧壁间隔物(572)以及该绝缘间隔物区块 (570)，其中，该离子注入掩模(586、588)暴露出邻接该第一侧壁间隔物(564)的部分的该 第一阱区(532)，以及暴露出邻接该绝缘间隔物区块(570)与该第二侧壁间隔物(572)的部 分的该第二阱区(534);以及将具有该第二导电类型的掺杂离子注入该第一阱区(532)与该第二阱区(534)的该暴 露部分以形成在该第一阱区(532)的该暴露部分中邻接该第一侧壁间隔物(564)的该漏 极区域(542)与该源极/基极区域(550)，以及在该半导体基板(505)中邻接该第二侧壁间 隔物(572)的该阴极区域(558)。8. 如权利要求7所述的方法，还包括以下步骤提供另一个离子注入掩模(584、585)暴露出该第二导电类型的源极/基极区域(550) 的一部分(552);以及将具有该第一导电类型的掺杂离子(597)注入该第二导电类型的源极/基极区域 (550)的该暴露部分中用以在该第二导电类型的源极/基极区域(550)的该暴露部分中形成第一导电类型的阳极 区域(552);以及藉由将该第二导电类型的源极/基极区域(550)分为第二导电类型的源极区域(550) 和第二导电类型的基极区域(554)而定义第二导电类型的源极区域(550)和第二导电类型 的基极区域(554)，其中，该第一导电类型的阳极区域(552)邻接该第二导电类型的源极区 域(550)和该第二导电类型的基极区域(554)。9. 如权利要求8所述的方法，还包括以下步骤加热该已注入的漏极区域(542)、该已注入的源极区域(550)、该已注入的基极区域 (554)、该已注入的阴极区域(558)以及该已注入的阳极区域(552)，以使被注入于该漏 极区域(542)、该源极区域(550)、该基极区域(554)、该阴极区域(558)以及该阳极区域 (552)中的掺杂离子向外侧向扩散。10. 如权利要求9所述的方法，还包括以下步骤在该源极区域(550)以及该阳极区域(552)中形成硅化物区域(559)，该硅化物区域耦 接该源极区域(550)以及该阳极区域(552)。11. 一种用于制造存储装置的方法，该方法包括以下步骤提供半导体基板(505)，该半导体基板包括在该半导体基板(505)中的第一阱区 (532)和在该半导体基板(505)中的第二阱区(534)，其中，该第一阱区(532)与该第二阱 区(534)具有第一导电类型；形成覆于该第一阱区(532)上的第一栅极结构(562、566)以及覆于该第二阱区(534) 上的第二栅极结构(568、574);共形地沉积绝缘材料层(569)覆于该半导体基板(505)的暴露部分上； 提供感光材料层覆于该绝缘材料层(569)上方；将该感光材料层(575)图案化以覆盖该绝缘材料层(569)的一部分并暴露出该绝缘材 料层(569)的其它暴露部分，该绝缘材料层的该一部分覆于该第二阱区(534)的一部分以 及该第二栅极结构(568、574)的一部分；以反应式离子蚀刻该绝缘材料层(569)的该暴露部分，以提供邻接该第一栅极结构 (562、566)的第一侧壁间隔物(564)、邻接该第二栅极结构(568、574)的第二侧壁间隔物 (572)以及覆于栅极电极结构(568、574)的一部分且邻接该栅极电极结构(568、574)的侧 壁的绝缘间隔物区块(570);在以反应式离子蚀刻的步骤之后，形成邻接其中一个该第一侧壁间隔物(564)的第二 导电类型的漏...

【专利技术属性】
技术研发人员：HJ卓，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]