ＳＯＩ芯片的制造方法技术

本发明专利技术是一种ＳＯＩ芯片的制造方法，其特征在于包含：准备一由ｐ↑［＋］单晶硅芯片所构成的基底芯片与一由含有较低浓度的掺杂剂的单晶硅芯片所构成的接合芯片的步骤；根据热氧化，在基底芯片的整个面上形成硅氧化膜的步骤；隔着硅氧化膜，将接合芯片与基底芯片贴合在一起的贴合步骤；以及将接合芯片薄膜化而形成ＳＯＩ层的步骤；其中，在基底芯片的热氧化步骤之前，具有：在基底芯片的贴合面的相反侧的面上，形成ＣＶＤ绝缘膜的步骤。从而，可提供一种ＳＯＩ芯片的制造方法，能简便地防止由于高温热处理，已含在基底芯片中的ｐ型掺杂剂，从基底芯片的贴合面的相反侧的面，往外方扩散，并能抑制掺杂剂混入ＳＯＩ层中，且可减少翘曲。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是涉及一种绝缘层上覆硅(Silicon on insulator(SOI))芯片的制造方 法，特别是涉及一种制造SOI芯片的方法，使由单晶硅芯片所构成的接合芯 片与基底芯片，隔着氧化膜而贴合在一起，之后，通过使接合芯片薄膜化来 制造SOI芯片。
技术介绍
作为半导体元件用的芯片的其中一种，有在绝缘膜即硅氧化膜上形成硅 层(以下，有称为SOI层的情形)而成之SOI(Silicononlnsulator)芯片。此SOI 芯片，其成为元件制作区域的基板表层部的SOI层，由于埋入绝缘层(埋入氧 化层(BOX层))而与基板内部电性分离，所以具有寄生电容小且耐放射性能力 高等的特征。因此，可期待高速、低耗电动作、防止软错误等的效果，被认 为有希望作为高性能半导体元件用的基板。作为制造此SOI芯片的代表的方法，可举出芯片贴合法和注氧隔离法 (SIMOX法)。芯片贴合法，例如是在2片单晶硅芯片中的至少一方的表面上， 形成热氧化膜后，隔着所形成的热氧化膜，使两片芯片密接，然后根据施行 结合热处理，提高结合力，之后，根据镜面研磨等，使其中一方的芯片(形成 SOI层的芯片(以下称为接合芯片))薄膜化，来制造SOI芯片的方法。又，作 为此薄膜化的方法，有将接合芯片磨削、研磨至所希望的厚度为止的方法； 或是被称为离子注入剥离法的方法等。该离子注入剥离法，是先将氢离 子或稀有气体离子的至少一种注入接合芯片的内部，预先形成离子注入层， 然后以该离子注入层为界，将接合芯片剥离。另一方面，注氧隔离法(SIMOX法)，是将氧注入单晶硅基板的内部，之 后，实行高温热处理(氧化膜形成热处理)，使注入后的氧与硅反应而形成BOX 层，从而来制造SOI芯片。3上述代表的2种手段之中，芯片贴合法，具有能自由地设定要制作出来的SOI层、BOX层等的厚度，由于此优点，所以可应用于各种元件的用途中。 其中，离子注入剥离法，由于能使制作出来的SOI层的膜厚均匀性极为 优异，所以近年来非常盛行使用。另一方面，为了抑制SOI芯片的翘曲、提高吸杂(gettering)能力，如曰本 特开平5-226620号公报、特开平8-37286号公报所记载，常常使用一种高浓 度地掺杂硼而成的基底芯片来制造SOI芯片。将此种高浓度地掺杂硼而成的基底芯片应用于前述离子注入剥离法中的 情况，例如要求一种形成有2)im以上或是lOpm以上这样的厚度非常大的埋 入绝缘层的SOI芯片。此情况，若想要先在接合芯片上形成厚氧化膜然后进 行贴合，则会有需要非常大的离子注入能量、或是所制作的SOI芯片的翘曲 变大这样的问题，因此需要先在基底芯片上形成厚氧化膜，然后与接合芯片 贴合。此时，为了对高浓度地惨杂硼而成的基底芯片进行热氧化来形成厚氧化 膜，结果，在该热氧化膜中含有大量的硼，当对于剥离后的SOI芯片，施行 结合热处理、平坦化热处理或是外延成长等的高温热处理的时候，原本已包 含在SOI芯片背面侧的热氧化膜中的硼，会往外方扩散，而有掺杂剂污染SOI 层这样的问题。若发生此种自动掺杂，SOI层的导电型和电阻率等将发生变 化。同样的问题，例如即便是使用磨削、研磨等的其它薄膜化手段的情况， 在薄膜化后，也会由于在SOI层上实行外延成长来使SOI层厚膜化的热处理 和使用SOI芯片的元件制造工序中的热处理而发生。本专利技术是鉴于上述问题而开发出来，其目的是提供一种SOI芯片的制造 方法，在基底芯片上形成热氧化膜来制造SOI芯片的情况，于SOI芯片的制 造工序或是使用SOI芯片的元件制造工序中，能简便地防止已含在基底芯片中的p型掺杂剂，从基底芯片的贴合面的相反侧的面，往外方扩散，并能抑制掺杂剂混入SOI层中，且可减少翘曲。为了达成上述目的，本专利技术提供一种SOI芯片的制造方法，其特征在于
技术实现思路
《少包含准备一由p +单晶硅芯片所构成的基底芯片与一由单晶硅芯片所构成的 接合芯片的歩骤;该p+单晶硅芯片是在整个芯片中高浓度地含有p型掺杂剂， 该接合芯片是含有比前述基底芯片的P型掺杂剂浓度低的掺杂剂； 根据热氧化，在前述基底芯片的整个面上形成硅氧化膜的步骤； 隔着前述基底芯片上的硅氧化膜，将前述接合芯片与前述基底芯片贴合 在---起的贴合步骤；以及将前述接合芯片薄膜化而形成SOI层的步骤； 其中，在前述基底芯片的热氧化歩骤之前，具有在前述基底芯片的贴合面的相反侧的面上，形成CVD绝缘膜的步骤。如此，本专利技术的SOI芯片的制造方法，具有准备基底芯片与接合芯片的 步骤、基底芯片的热氧化步骤、芯片的贴合步骤及接合芯片的薄膜化步骤；并且，在基底芯片的热氧化步骤之前，具有在基底芯片的贴合面的相反侧的而上，形成CVD绝缘膜的步骤。根据此种方法，由于使用一种p型掺杂剂浓度高的p+单晶硅芯片来作为 基底芯片，且在基底芯片的整个面上形成硅氧化膜，所以能制造出一种翘曲 少、吸杂能力髙的SOI芯片。进而，由于在基底芯片的热氧化步骤之前，在 基底芯片的贴合面的相反侧的面上，形成惨杂剂不会被扩散的CVD绝缘膜， 所以即便是在贴合步骤后的SOI芯片制造工序中的热处理或是使用SOI芯片 的元件制造工序中的高温热处理，根据CVD绝缘膜，能防止己被收进基底 芯片背面侧的硅氧化膜中的p型掺杂剂，从SOI芯片的背面往外方扩散。进而，由于在形成CVD绝缘膜后，实行基底芯片的热氧化处理，所以 热氧化会在CVD绝缘膜与基底芯片的界面进展，通过使CVD绝缘膜堆积适 1的厚度，在基底芯片贴合面的相反侧的面，会残留没有被掺杂剂污染的 CVD绝缘膜，能抑制在外延成长时所发生的自动掺杂。其结果，即便是在热处理步骤多的元件制造工序中，也能抑制p型掺杂 剂混入SOI层中，而能抑制SOI层的导电型和电阻率等的变动。又，在本专利技术中，特别是在基底芯片的热氧化步骤前实行CVD绝缘膜 的形成步骤，从而，在形成CVD绝缘膜时，由于CVD炉的承受体而发生在 基底芯片的贴合而上的伤痕或是蔓延至基底芯片的贴合面侧的CVD绝缘膜，便能简单地加以除去，并能作成镜面化。进而，基底芯片的热处理温度，由于比CVD绝缘膜的形成温度高，因 此，根据在基底芯片的热氧化步骤之前，实行CVD绝缘膜的形成，在基底 芯片的热氧化中，便能提高CVD绝缘膜的密度，而能作成具有可确实地防 l卜.往外方扩散的效果。此情况，理想是在前述贴合歩骤之前，具有在前述接合芯片的整个面 上，形成硅氧化膜的步骤。如此，'在贴合歩骤之前，于接合芯片的整个面上形成硅氧化膜，从而， 屮于结合界面不是出现在SOI层侧，就元件特性而言，是理想的。特别是利用离子注入剥离法来将接合芯片薄膜化的情况，也能防止接合 芯片的离子注入时的通道效应。进而，木专利技术，理想是在前述贴合步骤之前，预先将氢离子或稀有气体 离子中的至少一种注入前述接合芯片的内部，来形成离子注入层；并且，根 据以前述离子注入层为界，将前述接合芯片剥离，来实行前述接合芯片的薄 膜化。针对本专利技术的SOI芯片的制造方法，若是根据所谓的离子注入剥离法来 将接合芯片薄膜化，贝USOI层的膜厚均匀性高；进而，由于在基底芯片的热 気化歩骤之前，实行CVD绝缘膜的形成步骤，在薄膜化后，不会有由于CVD 炉的承受体而在SOI层的表面产生伤痕的可能性、也不会有在薄膜化步骤前 发生接合本文档来自技高网...

【技术保护点】
一种ＳＯＩ芯片的制造方法，其特征在于至少包含：　准备一由ｐ↑［＋］单晶硅芯片所构成的基底芯片与一由单晶硅芯片所构成的接合芯片的步骤；该ｐ↑［＋］单晶硅芯片是在整个芯片中高浓度地含有ｐ型掺杂剂，该接合芯片含有比前述基底芯片的ｐ型掺杂剂浓 度低的掺杂剂；　根据热氧化，在前述基底芯片的整个面上形成硅氧化膜的步骤；　隔着前述基底芯片上的硅氧化膜，将前述接合芯片与前述基底芯片贴合在一起的贴合步骤；以及　将前述接合芯片薄膜化而形成ＳＯＩ层的步骤；　其中，在前述 基底芯片的热氧化步骤之前，具有：在前述基底芯片的贴合面的相反侧的面上，形成ＣＶＤ绝缘膜的步骤。

【技术特征摘要】
【国外来华专利技术】JP 2007-5-22 135298/20071.一种SOI芯片的制造方法，其特征在于至少包含准备一由p+单晶硅芯片所构成的基底芯片与一由单晶硅芯片所构成的接合芯片的步骤；该p+单晶硅芯片是在整个芯片中高浓度地含有p型掺杂剂，该接合芯片含有比前述基底芯片的p型掺杂剂浓度低的掺杂剂；根据热氧化，在前述基底芯片的整个面上形成硅氧化膜的步骤；隔着前述基底芯片上的硅氧化膜，将前述接合芯片与前述基底芯片贴合在一起的贴合步骤；以及将前述接合芯片薄膜化而形成SOI层的步骤；其中，在前述基底芯片的热氧化步骤之前，具有在前述基底芯片的贴合面的相反侧的面上，形成CVD绝缘膜的步骤。2. 如权利要求1所述的SOI芯片的制造方法，其中在前述贴合步骤之前，具有在前述...

【专利技术属性】
技术研发人员：横川功，竹野博，能登宣彦，
申请(专利权)人：信越半导体股份有限公司，
类型：发明
国别省市：JP[日本]