高Ｋ栅极介电质互补金属氧化物半导体结构的阈值调整制造技术

公开了一种ＣＭＯＳ结构，其中第一型ＦＥＴ器件具有极薄的氧化物衬层（２２’）。此薄衬层能够防止氧到达该第一型ＦＥＴ器件的高ｋ介电质栅极绝缘体（１０）。该ＣＭＯＳ结构的第二型ＦＥＴ器件具有较厚的氧化物衬层（２１）。结果，暴露于氧能够移动该第二型ＦＥＴ器件的阈值电压，但不会影响该第一型ＦＥＴ器件的阈值电压。本公开也教导制造此ＣＭＯＳ结构的方法，其中不同类型的ＦＥＴ器件具有不同厚度的衬层，且该多个不同类型的ＦＥＴ器件的阈值电压彼此独立设置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子器件。具体地， 金属氧化物半导体(CMOS)结构， 类型器件的阈值电压的方法。本专利技术涉及包含高k栅极介电质的互补 以及在不影响彼此的情况下，调整两种
技术介绍
当今集成电路包含极大数量的器件。更小的器件和缩小基本规则是提高 性能及降低成本的关键。随着场效应晶体管(field-effect-transistor， FEF)器件 尺寸缩减的同时，技术也愈趋向复杂，因此需要改变器件结构及新的制造方 法，以维持从一代到下一代的器件预期的性能提高。微电子器件的主流材料 为硅，或更广泛地说，为硅基材料。对微电子器件重要的一种硅基材料为硅 锗(SiGe)合金。本专利技术实施方式中的器件典型为单晶硅基材料器件
中的一部分。持续改善深亚微米代器件性能相当困难。因此，在不缩减器件尺寸的情 况下达到改善性能的方法， 一直是业界追求的目标。其中备受注目的方向是 在不使栅极介电质实际上变薄的情况下达成较高栅极介电质电容。此方法涉 及使用所谓的高k值材料。该材料的介电常数明显高于Si02的介电常数(其 大约为3.9)。高k值材料实际上明显比氧化物厚，但仍具有较低的等效氧化 厚度(equivalent oxide thickness, EOT)值。本领域已知的概念EOT是指这类 Si02层的厚度，其具有和所关注的绝缘体相同的每单位面积电容。在现有的 FET器件中，目标是使EOT值低于2 nm,优选低于1 nm。也可通过使用金 属栅极来提高器件性能。栅极绝缘体旁边的多晶硅中的耗尽区在提高栅极到 沟道的电容(或相当于降低EOT值)中成为障碍。解决方案是使用金属栅极。 金属栅极也确保沿着栅极宽度方向具有良好的导电性，降低栅极可能出现 RC延迟的危险。高性能小型FET器件也需要能精确地控制阈值电压。随着操作电压下降 到2伏特甚至更低时，阈值电压也必须下降，也更不容忍阈值变化。.每种新元件，例如不同的栅极介电质，或不同的栅极材料，都会影响阈值电压。有 时这类影响对所欲达成的阈值电压值不利。任何能影响阈值电压但却不会对 器件造成其它影响的技术都是有用的。当栅极介电质中有高k值介电材料时 的一类可用的技术是将栅极介电质暴露于氧。暴露于氧的高k值介电材料可降低PFET阈值并增加其NFET阈值。这种影响已为人所知且已被采用。但 可惜的是，同时改变PFET和NFET器件阈值两者，并不易达成CMOS电路 可接受的窄的阈值范围。因此，亟需可独立调整一类器件的阈值但却不影响 另一类器件的阈值的结构与技术。而迄今，还没有教导这样的结构与技术。
技术实现思路
基于前述困难，本专利技术实施例公开了一种CMOS结构，其包含至少一 第一型FET器件和至少一第二型FET器件。该第一型FET器件包含具有第 一高k介电质的第一栅极绝缘体。该第一型FET器件也具有第一衬层(a first liner),其由氧化物所构成且厚度在约0.2 nm至1.2 nm间。该第二型FET器 件包含具有第二高k介电质的第二栅极绝缘体。此第二型FET也具有由氧化 物所构成的第二衬层，且其厚度至少为该第一衬层厚度的3倍大。结果，当 此结构被暴露于氧时，氧可经由该第二衬层而到达该第二高k介电质，并在 不影响第一型FET器件的阈值的情况下，移动该第二型FET器件的阈值电 压。本专利技术进一步披露一种制造CMOS结构的方法。此方法包括制造第一 型FET器件，其具有包含第一高k介电质的第一栅极绝缘体，和制造由氧化 物构成的暂时性衬层。制造第二型FET器件，其具有包含第二高k介电质的 第二栅极绝缘体，和制造同样由氧化物构成的第二衬层。该方法还包括利用 蚀刻完全移除该暂时性衬层。在该暂时性衬层被移除的地方，形成厚度在约 0.2 nm至约1.2 nm间的化学氧化物衬层，其厚度被选择为至多该第二衬层 的1/3。此方法还包括将该第一型FET器件和该第二型FET器件暴露于氧。 氧可穿过第二衬层，到达第二栅极绝缘体的第二高k介电质，并使第二型 FET器件的阈值电压产生预定偏移，同时，因为第一衬层厚度相当薄，使得 氧无法穿过第一栅极绝缘体的第一高k介电质，使得第一型FET器件的阈值 电压保持不变。附图说明本专利技术的这些和其他特征将从伴随的详细描述和附图更显见，其中 图1示出依据本专利技术实施方式的具有一类器件的CMOS结构的剖面示意图，该器件具有化学沉积的氧化物衬层；图2示出依据本专利技术实施方式的CMOS结构的处理的最初阶段的剖面示意图；图3示出依据本专利技术实施方式的CMOS结构的处理的下一阶段的剖面 示意图；图4示出依据本专利技术实施方式的CMOS结构的处理的一阶段中的剖面 示意图，其中已形成有化学氧化物衬层；图5示出依据本专利技术实施方式的CMOS结构的一阶段中的剖面示意图， 其中暴露于氧可移动一种类型器件的阈值；以及图6示出依据本专利技术实施方式的包含至少一 CMOS电路的处理器的示 意图。具体实施方式场效应晶体管(FET)在电子领域中是熟知的。FET的标准部件为源极、 漏极、源极与漏极间的主体和栅极。栅极覆盖着主体且可在源极与漏极间的 主体中诱发导电沟道。在一般的术语中，沟道是设在主体中。栅极典型地是 通过^J极绝缘体与主体隔离。FET器件有两类空穴导电型，称为PFET; 以及电子导电型，称为NFET。通常，将PFET与NFET器件连接到CMOS 电路中。CMOS电路包含至少一PFET和至少一NFET器件。制造或处理时， 当PFET与NPET器件被共同制作在同一芯片上时，是在处理CMOS工艺及 制造CMOS结构。在FET器件操作中，电的贡献就是阈值电压。当栅极与 源极间的电压超过阈值电压时，器件可在源极与漏极间运载电流。 一般来说， NFET阈值电压为正的，而PFET阈值电压为负的。然而，本领域通常都以 阈值电压的绝对值称呼这两种类型的阈值电压。对FET器件来说，阈值电压 是其固有属性。随着FET器件尺寸缩减，典型地，随着栅极长度小于100 nm,传统利 用调整主体和沟道的掺杂来设定阈值电压的方式也失去效果。栅极材料的有 效功函数以及栅极绝缘体性质正成为决定小型FET阈值电压(通常在低于2V的电压下操作)的重要因素。性能驱动的技术方向是向着使用金属栅极和作 为栅极绝缘体的高k介电质。但是，在栅极绝缘体中特定金属栅极和特定高k介电质的最佳组合，从性能和工艺的角度来看，可能没有导致NFET和 PFET器件两者所需的最佳阈值电压。已知将包括高k材料的槺极介电质暴露于氧，可使器件阈值电压朝一个 方向移动，该方向与将4册才及功函凄t移向p+硅功函lt的方向相同。这导致降 低PFET器件的阈值，就是让其变成较小的负电压，并提高NFET器件的阈 值，就是让其变成较大的正电压。优选是在相对低的温度下实施此暴露于氧 的步骤，也优选之后再没有高温工艺。因此，这种移动阈值的操作必须在器 件制造后期发生，典型地在源极和漏极已被活化后才进行。此要求意味着必 须在几乎所有的工艺步骤都已施行之后的制造工艺之时，例如，4册极和栅极 侧壁都已完成且栅极绝缘体已被数层各式材料遮蔽后，才将4册极介电质中的 高k材料暴露。然而，可能有一条路径可让氧从环境抵达栅极绝缘体。此路 径在所谓的衬层内部。衬层为基本共形地沉积在所有结构上方的薄绝缘体， 特别是在本文档来自技高网...

【技术保护点】
一种互补金属氧化物半导体结构，包括：　至少一第一型ＦＥＴ器件，该第一型ＦＥＴ器件包括：　第一栅极绝缘体，包括第一高ｋ介电质；　第一衬层，其由氧化物构成且具有约０．２ｎｍ至约１．２ｎｍ间的第一厚度；　至少一个第二型ＦＥ Ｔ器件，该第二型ＦＥＴ器件包含：　第二栅极绝缘体，包括第二高ｋ介电质；　第二衬层，其由氧化物构成且具有第二厚度，该第二厚度至少是该第一厚度的３倍大；及　其中该第二厚度足够大，使得氧能够穿过该第二衬层到达该第二栅极绝缘体，而 且该第一厚度能够基本阻挡氧使其不致穿过该第一衬层而到达该第一栅极绝缘体，由此通过暴露于氧能够移动该第一型ＦＥＴ器件的阈值电压，而保持该第二型ＦＥＴ器件的阈值电压几乎不变。

【技术特征摘要】
【国外来华专利技术】US 2007-5-1 11/743,1011.一种互补金属氧化物半导体结构，包括至少一第一型FET器件，该第一型FET器件包括第一栅极绝缘体，包括第一高k介电质；第一衬层，其由氧化物构成且具有约0.2nm至约1.2nm间的第一厚度；至少一个第二型FET器件，该第二型FET器件包含第二栅极绝缘体，包括第二高k介电质；第二衬层，其由氧化物构成且具有第二厚度，该第二厚度至少是该第一厚度的3倍大；及其中该第二厚度足够大，使得氧能够穿过该第二衬层到达该第二栅极绝缘体，而且该第一厚度能够基本阻挡氧使其不致穿过该第一衬层而到达该第一栅极绝缘体，由此通过暴露于氧能够移动该第一型FET器件的阈值电压，而保持该第二型FET器件的阈值电压几乎不变。2. 如权利要求1所述的互补金属氧化物半导体结构，其中该第一型FET器件是PFET器件，且该第二型FET器件是NFET器件。3. 如权利要求1所述的互补金属氧化物半导体结构，其中该第一型FET器件是NFET器件，且该第二型FET器件是PFET器件。4. 如权利要求1所述的互补金属氧化物半导体结构，其中该第一高k介电质和该第二高k介电质为相同材料。5. 如权利要求4所述的互补金属氧化物半导体结构，其中该相同材料为H线。6. 如权利要求1所述的互补金属氧化物半导体结构，其中该第一型FET器件包括第一4册极，其中该第一栅极包括第一金属。7. 如权利要求6所述的互补金属氧化物半导体结构，其中该第一金属直接接触该第 一栅极绝缘体。8. 如权利要求6所述的互补金属氧化物半导体结构，其中帽盖层被夹设在该第 一金属和该第 一栅极绝缘体之间。9. 如权利要求1所述的互补金属氧化物半导体结构，其中该第二型FET器件包括第二栅极，其中该第二栅极包括第二金属，该第二金属直接接触该第二栅极绝缘体。10. —种处理互补金属氧化物半导体结构的方法，包括在第一型FET器件中，实施第一栅^1绝缘体和制造暂时性衬层，其中该第一栅极绝缘体包括第一高k介电质；在该第一型FET器件中，利用蚀刻完全移除该暂时性衬层；在该第一型FET器件中，沉积化学氧化物衬层来取代该暂时性衬层，该化学氧化物村层具有约0.2nm至约1.2nm间的第一厚度；...

【专利技术属性】
技术研发人员：爱德华A卡蒂埃，布鲁斯B多丽丝，维杰纳拉亚南，范希帕鲁查理，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]