【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种存算一体电路及sram存储器。
技术介绍
1、存算一体(cim)将积和累积(mac)计算并行化，并减少片外权重访问，以减少能耗和延迟，特别是针对ai边缘设备。先前的cim方法在面积、噪声裕度、工艺变化和权重精度方面进行了权衡。6t sram为cim提供了最小的单元面积，但单元稳定性限制了激活单元的数量，导致并行性低。10t和twin-8t隔离读写路径以提高噪声裕度，但两者都需要使用逻辑布局规则对位单元进行特殊设计，与铸造产量优化的6t sram相比，导致超过2倍的面积开销
2、目前，sram存储器的读写稳定性仍有待提高。
技术实现思路
1、本专利技术实施例解决的问题是提供一种存算一体电路及sram存储器，有利于使存算一体电路的读操作和写操作稳定性得到提高，并提高sram存储器的集成度。
2、为解决上述问题，本专利技术实施例提供一种存算一体电路，包括：写操作单元电路，包括第一晶体管以及与所述第一晶体管耦接的阻变存储器；与所述写操作单元电路相耦接的读操作单元电路，包括第二晶体管以及与所述第二晶体管耦接的第三晶体管，所述第二晶体管与阻变存储器的耦接点、所述第一晶体管与第二晶体管的耦接点、以及所述第一晶体管与阻变存储器的耦接点为同一个耦接点。
3、可选的，所述第一晶体管包括第一栅极、第一源极和第一漏极；所述写操作单元电路还包括：字线和位线，所述字线与所述第一栅极相耦接，所述位线与所述第一漏极相耦接。
...【技术保护点】
1.一种存算一体电路，其特征在于，包括：
2.如权利要求1所述的存算一体电路，其特征在于，所述第一晶体管包括第一栅极、第一源极和第一漏极；
3.如权利要求2所述的存算一体电路，其特征在于，所述阻变存储器包括活性电极、惰性电极、以及位于活性电极和惰性电极之间的介质层；
4.如权利要求3所述的存算一体电路，其特征在于，所述第二晶体管包括第二栅极、第二源极和第二漏极；所述第三晶体管包括第三栅极、第三源极和第三漏极；
5.如权利要求3所述的存算一体电路，其特征在于，所述活性电极的材料包括活性金属；所述惰性电极的材料包括惰性金属。
6.如权利要求3所述的存算一体电路，其特征在于，所述活性电极的材料包括Ag或Au；所述惰性电极的材料包括Pt或Al。
7.如权利要求1所述的存算一体电路，其特征在于，所述第一晶体管、第二晶体管和第三晶体管均为NMOS晶体管。
8.一种SRAM存储器，用于积和累计运算，其特征在于，包括：
9.如权利要求8所述的SRAM存储器，其特征在于，所述第三晶体管包括第三栅极、第三
10.如权利要求9所述的SRAM存储器，其特征在于，每行具有多个所述存算一体电路，且同一行多个所述存算一体电路的读字线为同一条字线。
11.如权利要求9所述的SRAM存储器，其特征在于，每列具有多个所述存算一体电路，且同一列多个所述存算一体电路的读位线为同一条位线。
12.如权利要求9所述的SRAM存储器，其特征在于，所述读位线具有输入端和输出端，所述预充电电路单元与所述输入端相连接；
...【技术特征摘要】
1.一种存算一体电路，其特征在于，包括：
2.如权利要求1所述的存算一体电路，其特征在于，所述第一晶体管包括第一栅极、第一源极和第一漏极；
3.如权利要求2所述的存算一体电路，其特征在于，所述阻变存储器包括活性电极、惰性电极、以及位于活性电极和惰性电极之间的介质层；
4.如权利要求3所述的存算一体电路，其特征在于，所述第二晶体管包括第二栅极、第二源极和第二漏极；所述第三晶体管包括第三栅极、第三源极和第三漏极；
5.如权利要求3所述的存算一体电路，其特征在于，所述活性电极的材料包括活性金属；所述惰性电极的材料包括惰性金属。
6.如权利要求3所述的存算一体电路，其特征在于，所述活性电极的材料包括ag或au；所述惰性电极的材料包括pt或al。
...
【专利技术属性】
技术研发人员：王一森，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。