【技术实现步骤摘要】
本专利技术涉及mos半导体，尤其涉及一种双槽小尺寸sic mosfet器件结构及其制备方法。
技术介绍
1、sic mosfet器件具有高频低损耗的显著优势，在电动汽车、光伏逆变器和充电桩等领域有十分广泛的应用。为了满足电力电子系统高能效、高功率密度和小型轻量化的发展需求，sic功率器件正朝着高压、大功率、高频和低损耗的方向发展。
2、相较于传统的vdmosfet结构，u槽mosfet结构减小了界面态密度从而增加了器件的可靠性；同时，增加了沟道迁移率、消除了jfet区电阻、将沟道由横向转变为纵向从而缩减了元胞尺寸，这都使得u槽mosfet器件结构拥有比vdmosfet器件结构更高的电流密度。
3、然而，随着器件的不断发展，现有的u槽mosfet器件结构已经不足以满足元胞尺寸缩小的要求。传统的单u槽mosfet结构如图3所示。
4、现有专利公开了一种集成沟道二极管的碳化硅双槽mosfet(公开号：cn113990923b)、一种双沟槽ss-sic mosfet结构(公开号：cn109768091b)、一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法(公开号：cn107658340a)等，都是在从不同的角度对现有u槽mosfet器件进行改进，然而都是以牺牲元胞尺寸为代价。这就与一般单u槽mosfet中p+注入区并无主要区别，除其专利名称之外，与“双u槽”三个字根本毫不沾边。
技术实现思路
1、本专利技术主要解决的技术问题是提供一种双
2、为解决上述技术问题，根据本专利技术的一个方面，更具体的说是一种双槽小尺寸sicmosfet器件结构，包括漏极、源极以及半导体外延层，所述半导体外延层包括有n衬底层、n型漂移层、p阱层、栅极、栅氧化层、n阱层以及重掺杂p层，其中所述栅氧化层覆盖在栅极表面，其特征在于：所述p阱层与n阱层的截面高度一致，并且p阱层的掺杂高高度超过重掺杂p层的掺杂高度；
3、单个mos元胞中相邻两个p阱层、n阱层的截面宽度与栅氧化层的截面宽度一致，其中所述源极与p阱层、n阱层的欧姆接触区由横向转变为纵向。
4、更进一步的，所述重掺杂p层通过注入过量离子形成下凸形状。
5、一种双槽小尺寸sic mosfet器件结构的制备方法，包括以下步骤：
6、s1、sic衬底选择与外延层生长，以及源极和漏极掺杂；
7、s2、氧化生长形成栅氧化层，以及光刻与图案化；
8、s3、栅极金属化；
9、s4、双槽结构的刻蚀与形成；
10、s5、源极和漏极金属化；
11、s6、电气性能的检测与封装。
12、更进一步的，所述步骤s对源极和漏极的掺杂中，需在外延层中通过离子注入或扩散工艺进行掺杂，以形成源极和漏极区域。
13、更进一步的，所述步骤s对双槽结构的刻蚀与形成，主要通过双槽刻蚀法刻蚀形成器件的源极和漏极区域，并且该过程需要利用干法刻蚀法来控制槽宽和深度。
14、更进一步的，所述步骤s中，通过金属蒸发、溅射来沉积金属材料，形成源极和漏极电极。
15、更进一步的，所述步骤s中，针对sic mosfet器件结构的电气性能检测包括有器件的开启电压、导通电阻、击穿电压，以及sic mosfet器件从关断到导通所需的总电荷量，来确定sic mosfet器件的电气性能，有：
16、
17、式中，c表示检测sic mosfet器件的电气性能合格系数，vg表示栅-源电压在sicmosfet器件开始导通时所需的最小值，vb表示器件在漏-源电压下能承受的最大电压值，r表示sic mosfet器件在开启状态下源极与漏极之间的电阻，q表示sic mosfet器件从关断到导通所需的总电荷量。
18、更进一步的，当c≥93％时，则表示检测的sic mosfet器件的电气性能优异；
19、当c≥71％时，则表示检测的sic mosfet器件的电气性能合格；
20、当c＜71％时，则表示检测的sic mosfet器件的电气性能不合格。
21、有益效果：
22、1、本专利技术将源极欧姆接触区由横向转变为纵向，消除了源极金属在与n+源区在横向上的接触占用的元胞尺寸，可以大幅降低器件的元胞尺寸，提高器件电流密度，并且可使同性能器件增产20％以上。
23、2、本专利技术将p+型离子注入深度超过栅极u槽一定深度，可以在器件阻断时对栅极u槽形成电场屏蔽，防止栅极击穿，提高器件可靠性。
24、3、本专利技术通过对sic mosfet器件的开启电压、导通电阻、击穿电压，以及sicmosfet器件从关断到导通所需的总电荷量，就可以高效便捷的所检测的sic mosfet器件电气性能。
本文档来自技高网...【技术保护点】
1.一种双槽小尺寸SiC MOSFET器件结构，包括漏极(1)、源极(9)以及半导体外延层，所述半导体外延层包括有N衬底层(2)、N型漂移层(3)、P阱层(4)、栅极(5)、栅氧化层(6)、N阱层(7)以及重掺杂P层(9)，其中所述栅氧化层(6)覆盖在栅极(5)表面，其特征在于：所述P阱层(4)与N阱层(7)的截面高度一致，并且P阱层(4)的掺杂高高度超过重掺杂P层(8)的掺杂高度；
2.根据权利要求1所述的双槽小尺寸SiC MOSFET器件结构，其特征在于：所述重掺杂P层(8)通过注入过量离子形成下凸形状。
3.用于根据权利要求1、2所述的一种双槽小尺寸SiC MOSFET器件结构的制备方法，其特征在于，包括以下步骤：
4.根据权利要求3所述的双槽小尺寸SiC MOSFET器件结构的制备方法，其特征在于：所述步骤S1对源极(9)和漏极(1)的掺杂中，需在外延层中通过离子注入或扩散工艺进行掺杂，以形成源极(9)和漏极(1)区域。
5.根据权利要求3所述的双槽小尺寸SiC MOSFET器件结构的制备方法，其特征在于：所述步骤S4对双槽
6.根据权利要求3所述的双槽小尺寸SiC MOSFET器件结构的制备方法，其特征在于：所述步骤S5中，通过金属蒸发、溅射来沉积金属材料，形成源极(9)和漏极(1)电极。
7.根据权利要求1所述的双槽小尺寸SiC MOSFET器件结构的制备方法，其特征在于：所述步骤S6中，针对SiC MOSFET器件结构的电气性能检测包括有器件的开启电压、导通电阻、击穿电压，以及SiC MOSFET器件从关断到导通所需的总电荷量，来确定SiC MOSFET器件的电气性能，有：
8.根据权利要求7所述的双槽小尺寸SiC MOSFET器件结构的制备方法，其特征在于：当C≥93％时，则表示检测的SiC MOSFET器件的电气性能优异；
...【技术特征摘要】
1.一种双槽小尺寸sic mosfet器件结构，包括漏极(1)、源极(9)以及半导体外延层，所述半导体外延层包括有n衬底层(2)、n型漂移层(3)、p阱层(4)、栅极(5)、栅氧化层(6)、n阱层(7)以及重掺杂p层(9)，其中所述栅氧化层(6)覆盖在栅极(5)表面，其特征在于：所述p阱层(4)与n阱层(7)的截面高度一致，并且p阱层(4)的掺杂高高度超过重掺杂p层(8)的掺杂高度；
2.根据权利要求1所述的双槽小尺寸sic mosfet器件结构，其特征在于：所述重掺杂p层(8)通过注入过量离子形成下凸形状。
3.用于根据权利要求1、2所述的一种双槽小尺寸sic mosfet器件结构的制备方法，其特征在于，包括以下步骤：
4.根据权利要求3所述的双槽小尺寸sic mosfet器件结构的制备方法，其特征在于：所述步骤s1对源极(9)和漏极(1)的掺杂中，需在外延层中通过离子注入或扩散工艺进行掺杂，以形成源极(9)和漏极(1)区域。
【专利技术属性】
技术研发人员：张旭芳，鲁世豪，王士超，李明坤，焦硕沛，张静，
申请(专利权)人：北方工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。