【技术实现步骤摘要】
本专利技术涉及一种双写回嵌入式标量处理器微架构，属于嵌入式标量处理器。
技术介绍
1、目前，嵌入式标量处理器的设计主要集中在提高性能、降低功耗和减小芯片面积等方面。通过采用先进的半导体工艺、优化处理器架构和指令集等方法，不断提高处理器的性能和效率。
2、在微架构方面，一些嵌入式标量处理器采用了简单的动态提交机制，能够在一定程度上提高处理器的性能和可靠性。
3、然而，这些现有技术在面对复杂的应用场景时，仍然存在一些不足之处：
4、（1）性能有限：现有的微架构在处理复杂任务时，性能表现不够理想。由于其设计较为简单，无法充分发挥处理器的性能潜力，导致处理速度较慢，影响了整个嵌入式系统的运行效率。
5、（2）可靠性不足：在一些关键应用场景中，现有的微架构可能会出现错误提交或丢失数据的情况，降低了处理器的可靠性。这对于一些对可靠性要求较高的嵌入式系统，如汽车电子、医疗设备等，是一个严重的问题。
6、（3）灵活性差：现有的微架构通常是针对特定的处理器架构和应用场景设计的，缺乏灵活性。当处理器架构或应用场景发生变化时，需要重新设计微架构，增加了设计成本和时间。
7、（4）功耗较高：现有的微架构在工作时会消耗较多的功耗，这对于一些对功耗要求严格的嵌入式系统来说，是一个不利因素。高功耗不仅会增加系统的散热成本，还会缩短电池续航时间。
技术实现思路
1、本专利技术的目的在于提供一种双写回嵌入式标量处理器微架构，能够提高嵌入式标量处
2、为达到上述目的，本专利技术提供如下技术方案：
3、一种双写回嵌入式标量处理器微架构，包括：
4、仲裁部件，用于仲裁流入流水线的程序计数器值；
5、取指部件，用于根据程序计数器值，获取指令数据；
6、译码部件，用于对指令数据进行译码，当指令为访存指令时，获取访存操作码和访存操作数，当指令为非访存指令时，获取非访存操作码和非访存操作数；
7、执行部件，用于根据访存操作数计算访存地址；以及用于根据非访存操作码和非访存操作数执行非访存指令，获取非访存指令执行结果；
8、访存部件，用于根据访存操作码和访存地址执行访存指令，获取访存数据；
9、写回部件，用于根据访存数据和/或非访存指令执行结果进行系统寄存器更新，并执行访存指令和/或非访存指令写回操作。
10、进一步的，仲裁流入流水线的程序计数器值包括：根据仲裁算法仲裁流入流水线的程序计数器值；其中，仲裁算法包括先到先服务算法和优先级算法。
11、进一步的，根据程序计数器值，获取指令数据包括：
12、根据程序计数器值，获取当前指令虚拟地址；
13、根据当前指令虚拟地址进行指令转移预测，获取下一条指令虚拟地址；
14、对当前指令虚拟地址和下一条指令虚拟地址进行虚实地址代换，获取当前指令物理地址和下一条指令物理地址；
15、根据当前指令物理地址和下一条指令物理地址查询指令缓存，获取指令数据。
16、进一步的，根据访存操作码和访存地址执行访存指令，获取访存数据包括：
17、对访存地址进行虚实地址代换，获取访存物理地址；
18、根据访存操作码和访存物理地址查询数据缓存，获取访存数据。
19、进一步的，还包括：总控制部件，用于响应于处理器运行过程中发生的中断事件，向各部件下发相应的中断处理信号；以及用于响应于处理器运行过程中各部件发生的异常事件，向各部件下发相应的异常处理信号。
20、进一步的，中断事件包括：处理器内部时钟中断和处理器外部中断；
21、中断处理信号包括：中断清除信号和中断暂停信号；
22、异常事件包括：仲裁部件仲裁延时异常、取指部件虚实地址代换异常和指令数据校验异常、译码部件指令非法异常、执行部件计算溢出异常以及访存部件虚实地址代换异常和访存数据校验异常；
23、异常处理信号包括：异常清除信号和异常暂停信号。
24、进一步的，访存指令的处理流程包括：取指-译码-执行-访存-写回；非访存指令的处理流程包括：取指-译码-执行-写回；若当前访存指令未命中，当前访存指令产生多拍访存行为，则下一条访存指令或下一条与当前访存指令相关的非访存指令阻塞，直至当前访存指令产生的多拍访存行为结束为止。
25、进一步的，若当前指令为访存指令且命中，当前指令在第1时刻取指、第2时刻译码、第3时刻执行、第4时刻访存、第5时刻写回；则当下一条指令为非访存指令时，下一条指令在第2时刻取指、第3时刻译码、第4时刻执行、第5时刻写回。
26、进一步的，若当前指令为访存指令且未命中，当前指令在第1时刻取指、第2时刻译码、第3时刻执行、第4至第4+n时刻访存、第5+n时刻写回；则当下一条指令为与当前指令不相关的非访存指令时，下一条指令在第2时刻取指、第3时刻译码、第4时刻执行、第5时刻写回；其中，n表示访存指令未命中时产生的多拍访存行为的拍数。
27、进一步的，若当前指令为访存指令且未命中，当前指令在第1时刻取指、第2时刻译码、第3时刻执行、第4至第4+n时刻访存、第5+n时刻写回；则当下一条指令为与当前指令相关的非访存指令时，下一条指令在第2时刻取指、第3至第5+n时刻译码、第6+n时刻执行、第7+n时刻写回；其中，n表示访存指令未命中时产生的多拍访存行为的拍数。
28、与现有技术相比，本专利技术的有益效果是：
29、本专利技术提供的双写回嵌入式标量处理器微架构，支持访存指令和非访存指令同时写回，能够提高嵌入式标量处理器的性能、可靠性和灵活性。对于访存指令，处理流程包括：取指-译码-执行-访存-写回，共5个节拍，对于非访存指令，处理流程包括：取指-译码-执行-写回，共4个节拍，相较于现有的微架构，将非访存指令的处理流程从通用的5个节拍缩短至4个节拍，能够降低嵌入式标量处理器的功耗，适用于不同嵌入式应用场景。
本文档来自技高网...【技术保护点】
1.一种双写回嵌入式标量处理器微架构，其特征在于，包括：
2.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，仲裁流入流水线的程序计数器值包括：根据仲裁算法仲裁流入流水线的程序计数器值；其中，仲裁算法包括先到先服务算法和优先级算法。
3.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，根据程序计数器值，获取指令数据包括：
4.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，根据访存操作码和访存地址执行访存指令，获取访存数据包括：
5.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，还包括：总控制部件，用于响应于处理器运行过程中发生的中断事件，向各部件下发相应的中断处理信号；以及用于响应于处理器运行过程中各部件发生的异常事件，向各部件下发相应的异常处理信号。
6.根据权利要求5所述的双写回嵌入式标量处理器微架构，其特征在于，中断事件包括：处理器内部时钟中断和处理器外部中断；
7.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，访存指令的处理流
8.根据权利要求7所述的双写回嵌入式标量处理器微架构，其特征在于，若当前指令为访存指令且命中，当前指令在第1时刻取指、第2时刻译码、第3时刻执行、第4时刻访存、第5时刻写回；则当下一条指令为非访存指令时，下一条指令在第2时刻取指、第3时刻译码、第4时刻执行、第5时刻写回。
9.根据权利要求7所述的双写回嵌入式标量处理器微架构，其特征在于，若当前指令为访存指令且未命中，当前指令在第1时刻取指、第2时刻译码、第3时刻执行、第4至第4+N时刻访存、第5+N时刻写回；则当下一条指令为与当前指令不相关的非访存指令时，下一条指令在第2时刻取指、第3时刻译码、第4时刻执行、第5时刻写回；其中，N表示访存指令未命中时产生的多拍访存行为的拍数。
10.根据权利要求7所述的双写回嵌入式标量处理器微架构，其特征在于，若当前指令为访存指令且未命中，当前指令在第1时刻取指、第2时刻译码、第3时刻执行、第4至第4+N时刻访存、第5+N时刻写回；则当下一条指令为与当前指令相关的非访存指令时，下一条指令在第2时刻取指、第3至第5+N时刻译码、第6+N时刻执行、第7+N时刻写回；其中，N表示访存指令未命中时产生的多拍访存行为的拍数。
...【技术特征摘要】
1.一种双写回嵌入式标量处理器微架构，其特征在于，包括：
2.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，仲裁流入流水线的程序计数器值包括：根据仲裁算法仲裁流入流水线的程序计数器值；其中，仲裁算法包括先到先服务算法和优先级算法。
3.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，根据程序计数器值，获取指令数据包括：
4.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，根据访存操作码和访存地址执行访存指令，获取访存数据包括：
5.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，还包括：总控制部件，用于响应于处理器运行过程中发生的中断事件，向各部件下发相应的中断处理信号；以及用于响应于处理器运行过程中各部件发生的异常事件，向各部件下发相应的异常处理信号。
6.根据权利要求5所述的双写回嵌入式标量处理器微架构，其特征在于，中断事件包括：处理器内部时钟中断和处理器外部中断；
7.根据权利要求1所述的双写回嵌入式标量处理器微架构，其特征在于，访存指令的处理流程包括：取指-译码-执行-访存-写回；非访存指令的处理流程包括：取指-译码-执行-写回；若当前访存指令未命中，当前访存指令产生多拍访存行为，则下一条访存...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。