【技术实现步骤摘要】
本公开实施例涉及但不限于半导体的器件设计及其制造，尤指一种存储器及其访问方法、电子设备。
技术介绍
1、随着集成电路技术的发展，器件的关键尺寸日益缩小，单个芯片所包含的器件种类及数量随之增加，使得工艺生产中的任何微小差异都可能对器件性能造成影响。
2、为了尽可能降低产品的成本，人们希望在有限的衬底上做出尽可能多的器件单元。自从摩尔定律问世以来，业界提出了各种半导体结构设计和工艺优化，以满足人们对当前产品的需求。
技术实现思路
1、以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
2、本申请提供了一种存储器，包括至少一个存储阵列、多条沿垂直于衬底的第三方向延伸的位线和多条沿平行于所述衬底的第二方向延伸的公共位线，所述存储阵列包括沿平行于所述衬底的第一方向和所述第二方向阵列分布的多个存储单元和多条沿所述第一方向延伸的字线，沿第二方向分布的同一列的位线连接到同一条公共位线，不同列的位线连接到不同公共位线，且每条所述位线通过一个第一选通子电路连接到所述公共位线，所述第一选通子电路还连接第一选通控制线，所述第一选通子电路被配置为：根据第一选通控制线的控制连通或断开所述位线和所述公共位线。
3、在一些实施例中，与沿第一方向分布的多条位线分别相连的多个第一选通子电路连接同一条第一选通控制线。
4、在一些实施例中，所述第一选通子电路包括第一晶体管，所述第一晶体管的栅电极连接所述第一选通控制线，第一电极连接所述位线，第二电极连
5、在一些实施例中，所述存储器还包括：与每条所述字线的第一端分别连接的多个第二选通子电路，所述第二选通子电路连接第二选通控制线和字线驱动器，所述第二选通子电路被配置为：根据所述第二选通控制线的控制连通或断开所述字线和所述字线驱动器；以及，与每条所述字线的第二端分别连接的多个第三选通子电路，所述第三选通子电路连接第三选通控制线和一电压端，所述第三选通子电路被配置为：根据所述第三选通控制线的控制连通或断开所述字线和所述电压端，同一层字线连接同一字线驱动器。
6、在一些实施例中，所述存储器包括沿所述第三方向堆叠的多个存储阵列，所述位线贯穿所述多个存储阵列，不同层的相同行的字线所连接的第二选通子电路连接到同一第二选通控制线，不同行的字线连接到不同的第二选通控制线，不同层的相同行的字线所连接的第三选通子电路连接到同一第三选通控制线，不同行的字线连接到不同的第三选通控制线，不同层的字线连接不同字线驱动器。
7、在一些实施例中，第i行的字线连接的第二选通子电路所连接的第二选通控制线，与第i行的位线连接的第一选通子电路所连接的第一选通控制线相连，i为1至m，m为每层所述存储阵列包含的字线的行数。
8、在一些实施例中，与同一条字线连接的第二选通子电路和第三选通子电路被配置为相反的状态。
9、在一些实施例中，所述存储器的多个第二选通子电路被配置为：与待选中字线所在的目标行的字线的连接的第二选通子电路被配置为连通状态，与除所述目标行外其他行的字线连接的第二选通子电路被配置为断开状态。
10、在一些实施例中，所述第二选通子电路包括第二晶体管，所述第二晶体管的栅电极连接所述第二选通控制线，第一电极连接所述字线的第一端，第二电极连接所述字线驱动器。
11、在一些实施例中，所述第三选通子电路包括第三晶体管，所述第三晶体管的栅电极连接所述第三选通控制线，第一电极连接所述字线的第二端，第二电极连接所述电压端。
12、在一些实施例中，所述公共位线设置在所述存储阵列朝向所述衬底一侧，或者背离所述衬底一侧。
13、本公开实施例提供一种电子设备，包括上述任一实施例所述的存储器。
14、本公开实施例提供一种存储器的访问方法，包括：
15、在数据读写阶段，根据待操作的存储单元所在的目标层和目标行，在与所述目标行的字线连接的第二选通控制线上加载开启电平信号，在与非所述目标行的字线连接的第二选通控制线上加载关断电平信号；在与所述目标行的字线连接的第三选通控制线上加载关断电平信号，在与非所述目标行的字线连接的第三选通控制线上加载开启电平信号；在与所述目标行的位线连接的第一选通控制线上加载开启电平信号，在与非所述目标行的位线连接的第一选通控制线上加载关断电平信号；在所述目标层的字线驱动器上加载激活信号，在非所述目标层的字线驱动器上加载非激活信号。
16、在一些实施例中，还包括：
17、在预充电阶段，在全部第一选通控制线上加载开启电平信号，在全部第二选通控制线上加载开启电平信号，在全部第三选通控制线上加载关断电平信号，在全部字线驱动器上加载非激活信号。
18、在一些实施例中，当第i行的字线连接的第二选通子电路所连接的第二选通控制线，与第i行的位线连接的第一选通子电路所连接的第一选通控制线相连时，其中，i为1至m，m为每层所述存储阵列包含的字线的行数：
19、在数据读写阶段，在与所述目标行的位线连接的第一选通控制线上加载开启电平信号，在与非所述目标行的位线连接的第一选通控制线上加载关断电平信号；在与所述目标行的字线连接的第二选通控制线上加载开启电平信号，在与非所述目标行的字线连接的第二选通控制线上加载关断电平信号包括：加载同一开启电平信号至与所述目标行的位线连接的第一选通控制线，以及与所述目标行的字线连接的第二选通控制线；加载同一关断电平信号至与非所述目标行的位线连接的第一选通控制线，以及，与非所述目标行的字线连接的第二选通控制线。
20、本申请包括一种存储器及其访问方法、电子设备，所述存储器包括至少一个存储阵列、多条沿垂直于衬底的第三方向延伸的位线和多条沿平行于所述衬底的第二方向延伸的公共位线，所述存储阵列包括沿平行于所述衬底的第一方向和所述第二方向阵列分布的多个存储单元和多条沿所述第一方向延伸的字线，沿第二方向分布的同一列的位线连接到同一条公共位线，不同列的位线连接到不同公共位线，且每条所述位线通过一个第一选通子电路连接到所述公共位线，所述第一选通子电路还连接第一选通控制线，所述第一选通子电路被配置为：根据第一选通控制线的控制连通或断开所述位线和所述公共位线。本实施例提供的方案，通过将同一列的位线连接到公共位线，从而可以通过公共位线连接感测放大器，以减少存储器使用的感测放大器数量。
21、本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
22、在阅读并理解了附图和详细描述后，可以明白其他方面。
本文档来自技高网...【技术保护点】
1.一种存储器，其特征在于，包括至少一个存储阵列、多条沿垂直于衬底的第三方向延伸的位线和多条沿平行于所述衬底的第二方向延伸的公共位线，所述存储阵列包括沿平行于所述衬底的第一方向和所述第二方向阵列分布的多个存储单元和多条沿所述第一方向延伸的字线，沿第二方向分布的同一列的位线连接到同一条公共位线，不同列的位线连接到不同公共位线，且每条所述位线通过一个第一选通子电路连接到所述公共位线，所述第一选通子电路还连接第一选通控制线，所述第一选通子电路被配置为：根据第一选通控制线的控制连通或断开所述位线和所述公共位线。
2.根据权利要求1所述的存储器，其特征在于，与沿第一方向分布的多条位线分别相连的多个第一选通子电路连接同一条第一选通控制线。
3.根据权利要求2所述的存储器，其特征在于，所述存储器还包括：与每条所述字线的第一端分别连接的多个第二选通子电路，所述第二选通子电路连接第二选通控制线和字线驱动器，所述第二选通子电路被配置为：根据所述第二选通控制线的控制连通或断开所述字线和所述字线驱动器；以及，与每条所述字线的第二端分别连接的多个第三选通子电路，所述第三选通子电路连
4.根据权利要求3所述的存储器，其特征在于，所述存储器包括沿所述第三方向堆叠的多个存储阵列，所述位线贯穿所述多个存储阵列，不同层的相同行的字线所连接的第二选通子电路连接到同一第二选通控制线，不同行的字线连接到不同的第二选通控制线，不同层的相同行的字线所连接的第三选通子电路连接到同一第三选通控制线，不同行的字线连接到不同的第三选通控制线，不同层的字线连接不同字线驱动器。
5.根据权利要求4所述的存储器，其特征在于，第i行的字线连接的第二选通子电路所连接的第二选通控制线，与第i行的位线连接的第一选通子电路所连接的第一选通控制线相连，i为1至m，m为每层所述存储阵列包含的字线的行数。
6.根据权利要求4所述的存储器，其特征在于，与同一条字线连接的第二选通子电路和第三选通子电路被配置为相反的状态。
7.根据权利要求6所述的存储器，其特征在于，所述存储器的多个第二选通子电路被配置为：与待选中字线所在的目标行的字线的连接的第二选通子电路被配置为连通状态，与除所述目标行外其他行的字线连接的第二选通子电路被配置为断开状态。
8.根据权利要求1所述的存储器，其特征在于，所述第一选通子电路包括第一晶体管，所述第一晶体管的栅电极连接所述第一选通控制线，第一电极连接所述位线，第二电极连接所述公共位线。
9.根据权利要求3所述的存储器，其特征在于，所述第二选通子电路包括第二晶体管，所述第二晶体管的栅电极连接所述第二选通控制线，第一电极连接所述字线的第一端，第二电极连接所述字线驱动器。
10.根据权利要求3所述的存储器，其特征在于，所述第三选通子电路包括第三晶体管，所述第三晶体管的栅电极连接所述第三选通控制线，第一电极连接所述字线的第二端，第二电极连接所述电压端。
11.根据权利要求1至10任一所述的存储器，其特征在于，所述公共位线设置在所述存储阵列朝向所述衬底一侧，或者背离所述衬底一侧。
12.一种电子设备，其特征在于，包括如权利要求1至11任一所述的存储器。
13.一种如权利要求4或5所述的存储器的访问方法，其特征在于，包括：
14.根据权利要求13所述的存储器的访问方法，其特征在于，还包括：
15.根据权利要求13所述的存储器的访问方法，其特征在于，当第i行的字线连接的第二选通子电路所连接的第二选通控制线，与第i行的位线连接的第一选通子电路所连接的第一选通控制线相连时，其中，i为1至m，m为每层所述存储阵列包含的字线的行数：
...【技术特征摘要】
1.一种存储器，其特征在于，包括至少一个存储阵列、多条沿垂直于衬底的第三方向延伸的位线和多条沿平行于所述衬底的第二方向延伸的公共位线，所述存储阵列包括沿平行于所述衬底的第一方向和所述第二方向阵列分布的多个存储单元和多条沿所述第一方向延伸的字线，沿第二方向分布的同一列的位线连接到同一条公共位线，不同列的位线连接到不同公共位线，且每条所述位线通过一个第一选通子电路连接到所述公共位线，所述第一选通子电路还连接第一选通控制线，所述第一选通子电路被配置为：根据第一选通控制线的控制连通或断开所述位线和所述公共位线。
2.根据权利要求1所述的存储器，其特征在于，与沿第一方向分布的多条位线分别相连的多个第一选通子电路连接同一条第一选通控制线。
3.根据权利要求2所述的存储器，其特征在于，所述存储器还包括：与每条所述字线的第一端分别连接的多个第二选通子电路，所述第二选通子电路连接第二选通控制线和字线驱动器，所述第二选通子电路被配置为：根据所述第二选通控制线的控制连通或断开所述字线和所述字线驱动器；以及，与每条所述字线的第二端分别连接的多个第三选通子电路，所述第三选通子电路连接第三选通控制线和一电压端，所述第三选通子电路被配置为：根据所述第三选通控制线的控制连通或断开所述字线和所述电压端，同一层字线连接同一字线驱动器。
4.根据权利要求3所述的存储器，其特征在于，所述存储器包括沿所述第三方向堆叠的多个存储阵列，所述位线贯穿所述多个存储阵列，不同层的相同行的字线所连接的第二选通子电路连接到同一第二选通控制线，不同行的字线连接到不同的第二选通控制线，不同层的相同行的字线所连接的第三选通子电路连接到同一第三选通控制线，不同行的字线连接到不同的第三选通控制线，不同层的字线连接不同字线驱动器。
5.根据权利要求4所述的存储器，其特征在于，第i行的字线连接的第二选通子电路所连接的第二选通控制线，与第i行的位线连接的第一...
【专利技术属性】
技术研发人员：朱正勇，康卜文，赵超，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。