一种提高雪崩耐量的VDMOS制造技术

本技术涉及MOS半导体技术领域，且公开了一种提高雪崩耐量的VDMOS，包括由若干个VDMOS元胞相互并列构成的VDMOS器件，所述VDMOS元胞包括漏极、源极、栅极以及半导体外延层；所述半导体外延层包括沉底层、扩散层、P阱层、N阱层以及漂移层，其中N阱层与扩散层、漂移层之间通过P阱层隔绝；所述N阱层包括高掺杂N阱层、低掺杂N阱层；所述P阱层包括低掺杂P阱层一、高掺杂P阱层一以及高掺杂P阱层二。本技术通过在栅极与漏极之间的扩散层内部注入不同浓度的磷离子以形成多层级的漂移层，多层级的漂移层可以在不干预栅极电场存在的情况下，有效的削减峰值电压击穿半导体外延层的可能性，提高该VDMOS器件的雪崩耐量。

【技术实现步骤摘要】

本技术涉及mos半导体，更具体的说是一种提高雪崩耐量的vdmos。

技术介绍

1、vdmos(vertical double-diffused mos)器件是一种垂直双扩散型mos(金属氧化物半导体)器件，通常指的是vdmosfet(vertical double-diffused metal-oxide-semiconductor field-effect transistor)。这种器件以其结构特点而闻名，主要用于功率电子应用中。其主要特点包括：垂直结构、双扩散、金属栅极以及氧化物绝缘层。

2、现有专利公开了一种雪崩耐量增强型的vdmos器件结构及其制作方法(公开号cn108281486a)，属于功率半导体器件
，包括：漏区；位于漏区上的外延层；位于外延层内的第一调整区和第二调整区；位于第一调整区内的第一阱区以及嵌入在所述第一阱区中的源区；位于第二调整区的第二阱区；位于所述第一阱区内的横向沟道；位于所述外延层上的栅氧化层，位于所述栅氧化层上的多晶硅层；位于多晶硅层上的介质层；位于所述第一阱区和第二阱区上的接触孔区；位于所述接触孔上方的金属电极区。该专利所公开技术中，在栅极接入栅极电压并遇到峰值电压状态下，其漏极的电荷在栅极电场作用下向栅极迅速且大量聚集过程中，极易将起隔断作用的氧化层给击穿。

技术实现思路

1、本技术主要解决的技术问题是提供一种提高雪崩耐量的vdmos，解决了上述
技术介绍
中的问题。

2、为解决上述技术问题，根据本技术的一个方面，更具体的说是一种提高雪崩耐量的vdmos，包括由若干个vdmos元胞相互并列构成的vdmos器件，所述vdmos元胞包括漏极、源极、栅极以及半导体外延层；

3、所述半导体外延层包括沉底层、扩散层、p阱层、n阱层以及漂移层，其中n阱层与扩散层、漂移层之间通过p阱层隔绝；

4、所述n阱层包括高掺杂n阱层、低掺杂n阱层；

5、所述p阱层包括低掺杂p阱层一、高掺杂p阱层一以及高掺杂p阱层二；

6、所述漂移层包括低漂移层一、低漂移层二、低漂移层三以及高漂移层；

7、所述栅极接入栅极电压状态下，其低掺杂p阱层一内部电荷向栅极附近聚集以形成电荷沟道，所述n阱层与漂移层之间通过电荷沟道导通。

8、更进一步的，所述栅极的表面与源极、半导体外延层之间沉积有氧化层。

9、更进一步的，所述栅极施加栅极电压状态下，其扩散层内部形成jfet区域的耗尽层，并且jfet区域位于漂移层下方。

10、更进一步的，所述低掺杂p阱层一的截面轮廓呈‘l’字形状，其中低掺杂p阱层一的轮廓内侧通过离子注入形成n阱层。

11、更进一步的，所述高掺杂n阱层、低掺杂n阱层将n阱层等分为上下两层，其中低掺杂n阱层抑制n阱层电荷向p阱层边缘处漂移。

12、更进一步的，相邻所述vdmos元胞的高掺杂p阱层二之间共为一体，其中高掺杂p阱层二抑制n阱层电荷向相邻vdmos元胞的n阱层扩散。

13、更进一步的，所述低漂移层一、低漂移层二、低漂移层三以及高漂移层的截面轮廓厚度逐级递减。

14、更进一步的，所述低漂移层一的掺杂浓度为6～8×1016mol/cm3；

15、所述扩散层、低漂移层二的掺杂浓度均为2～4×1016mol/cm3；

16、所述低掺杂n阱层、低漂移层三的掺杂浓度均为6～8×1017mol/cm3；

17、所述高掺杂n阱层、高漂移层的掺杂浓度均为2～4×1018mol/cm3。

18、更进一步的，所述低掺杂p阱层一的掺杂浓度为7～8.6×1016mol/cm3；

19、所述高掺杂p阱层一的掺杂浓度为2～6.3×1018mol/cm3；

20、所述高掺杂p阱层二的掺杂浓度为5～8×1018mol/cm3。

21、更进一步的，所述n阱层中仅高掺杂n阱层与源极欧姆短接，所述p阱层中仅高掺杂p阱层二与源极欧姆短接。

22、本技术一种提高雪崩耐量的vdmos的有益效果为：

23、1、本技术通过在栅极与漏极之间的扩散层内部注入不同浓度的磷离子以形成多层级的漂移层，多层级的漂移层可以在不干预栅极电场存在的情况下，有效的削减峰值电压击穿半导体外延层的可能性，提高该vdmos器件的雪崩耐量。

24、2、本技术通过在漂移层且靠近栅极位置处注入更多的磷离子，以此来确保所形成的高漂移层区域的掺杂浓度与高掺杂n阱层相同，这样可以有效降低电荷沟道的导通电阻。

本文档来自技高网...

【技术保护点】

1.一种提高雪崩耐量的VDMOS，其特征在于，包括由若干个VDMOS元胞相互并列构成的VDMOS器件，所述VDMOS元胞包括漏极(1)、源极(2)、栅极(3)以及半导体外延层；

2.根据权利要求1所述的提高雪崩耐量的VDMOS，其特征在于：所述栅极(3)的表面与源极(2)、半导体外延层之间沉积有氧化层(4)。

3.根据权利要求1所述的提高雪崩耐量的VDMOS，其特征在于：所述栅极(3)施加栅极电压状态下，其扩散层(6)内部形成JFET区域的耗尽层，并且JFET区域位于漂移层下方。

4.根据权利要求1所述的提高雪崩耐量的VDMOS，其特征在于：所述低掺杂P阱层一(9)的截面轮廓呈‘L’字形状，其中低掺杂P阱层一(9)的轮廓内侧通过离子注入形成N阱层。

5.根据权利要求4所述的提高雪崩耐量的VDMOS，其特征在于：所述高掺杂N阱层(7)、低掺杂N阱层(8)将N阱层等分为上下两层，其中低掺杂N阱层(8)抑制N阱层电荷向P阱层边缘处漂移。

6.根据权利要求1所述的提高雪崩耐量的VDMOS，其特征在于：相邻所述VDMOS元胞的高掺杂P阱层二(11)之间共为一体，其中高掺杂P阱层二(11)抑制N阱层电荷向相邻VDMOS元胞的N阱层扩散。

7.根据权利要求1所述的提高雪崩耐量的VDMOS，其特征在于：所述低漂移层一(12)、低漂移层二(13)、低漂移层三(14)以及高漂移层(15)的截面轮廓厚度逐级递减。

8.根据权利要求7所述的提高雪崩耐量的VDMOS，其特征在于：所述低漂移层一(12)的掺杂浓度为6～8×1016mol/cm3；

9.根据权利要求1所述的提高雪崩耐量的VDMOS，其特征在于：所述低掺杂P阱层一(9)的掺杂浓度为7～8.6×1016mol/cm3；

10.根据权利要求1所述的提高雪崩耐量的VDMOS，其特征在于：所述N阱层中仅高掺杂N阱层(7)与源极(2)欧姆短接，所述P阱层中仅高掺杂P阱层二(11)与源极(2)欧姆短接。

...

【技术特征摘要】

1.一种提高雪崩耐量的vdmos，其特征在于，包括由若干个vdmos元胞相互并列构成的vdmos器件，所述vdmos元胞包括漏极(1)、源极(2)、栅极(3)以及半导体外延层；

2.根据权利要求1所述的提高雪崩耐量的vdmos，其特征在于：所述栅极(3)的表面与源极(2)、半导体外延层之间沉积有氧化层(4)。

3.根据权利要求1所述的提高雪崩耐量的vdmos，其特征在于：所述栅极(3)施加栅极电压状态下，其扩散层(6)内部形成jfet区域的耗尽层，并且jfet区域位于漂移层下方。

4.根据权利要求1所述的提高雪崩耐量的vdmos，其特征在于：所述低掺杂p阱层一(9)的截面轮廓呈‘l’字形状，其中低掺杂p阱层一(9)的轮廓内侧通过离子注入形成n阱层。

5.根据权利要求4所述的提高雪崩耐量的vdmos，其特征在于：所述高掺杂n阱层(7)、低掺杂n阱层(8)将n阱层等分为上下两层，其中低掺杂n阱层(8)抑制n阱层电荷向p阱层边缘...

【专利技术属性】
技术研发人员：许一力，
申请(专利权)人：北京清芯微储能科技有限公司，
类型：新型
国别省市：