【技术实现步骤摘要】
本申请涉及半导体领域，尤其涉及一种芯片及其设计方法、电子设备、电路版图数据库。
技术介绍
1、随着集成电路的发展，晶体管的特征尺寸不断缩小，传统横向纳米片晶体管(lateral nanowire field-effect transistor)的尺寸已基本达到工艺极限，将假栅极间距(contacted poly pitch，cpp)进一步缩小，被证明是极其困难的，并且可能会导致晶体管的电阻和电容增大。
2、垂直纳米片晶体管(vertical nanosheet field-effect transistor)的源极、栅极、漏极则是沿纵向排布，降低了横向上所占的空间，提供了将cpp进一步缩小的可能，同时还可以降低晶体管的寄生电容，是目前逻辑器件研究的热点。
3、将垂直纳米片晶体管与其他元器件结合，可以设计出基础的逻辑门电路标准单元(standard cell)，然而，基于现有布线设计，当标准单元中一个垂直纳米片晶体管的漏极与另一个垂直纳米片晶体管的栅极电连接时，需经过较长的电连接路径，在传输信号过程中具有较大的延时，降低了标准单元的性能速度。
技术实现思路
1、为了解决上述技术问题，本申请提供一种芯片及其设计方法、电子设备、电路版图数据库，可以缩短第一垂直晶体管的第二极和第二垂直晶体管的栅极的电连接路径，降低了信号传输过程中的延时，提高标准单元的性能速度。
2、第一方面，本申请提供一种芯片，该芯片包括设置于衬底上的标准单元，该标准单元包括：沿第一方
3、本申请中，通过在第一垂直晶体管和第二垂直晶体管上设置第一导电层，第一导电层分别与第一垂直晶体管的第二极和栅极连通结构相接触，且栅极连通结构又与第二垂直晶体管的栅极，来实现第一垂直晶体管的第二极与第二垂直晶体管的栅极电连接。本申请的第一垂直晶体管的第二极和第二垂直晶体管的栅极电连接路径为：第一垂直晶体管的第二极、第一导电层、栅极连通结构、第二垂直晶体管的栅极，相较于相关技术的电连接路径，本申请中第一垂直晶体管的第二极和第二垂直晶体管的栅极的电连接路径更短，降低了信号传输过程中的延时，提高标准单元的性能速度。
4、在一些可能实现的方式中，间隔层位于第一垂直晶体管的栅极和第二垂直晶体管的栅极与第一垂直晶体管的第二极和第二垂直晶体管的第二极之间。第二垂直晶体管的第二极与第一导电层同层同材料。
5、标准单元的制备过程为：依次形成第一垂直晶体管和第二垂直晶体管的第一极和栅极后，先形成间隔层，间隔层中开设有第一栅极通孔；再通过同一次半导体工艺形成第一垂直晶体管和第二垂直晶体管的第二极、以及导电层(包含第一导电层)。其中，在形成第一垂直晶体管和第二垂直晶体管的第二极、以及导电层的同时，可以向第一栅极通孔中填充栅极连通结构；或者，在形成间隔层的第一栅极通孔之后，在形成第一垂直晶体管和第二垂直晶体管的第二极、以及导电层之前，向第一栅极通孔中填充栅极连通结构。
6、在一些可能实现的方式中，间隔层覆盖第一垂直晶体管和第二垂直晶体管，且露出第一垂直晶体管的第二极的上表面。第一垂直晶体管的第二极的上表面与第一导电层相接触；其中，第一垂直晶体管的第二极的上表面为第一垂直晶体管的第二极中背离衬底的表面。
7、此情况下，导电层可以与漏极连通结构通过同一次半导体工艺制备得到。其中，漏极连通结构可以与第二垂直晶体管的漏极相接触，用于传输第二垂直晶体管的漏极上的信号。其中，漏极连通结构可以位于介电层0中的通孔中，用于第二垂直晶体管的第二极可以通过漏极连通结构与金属层m0中的走线电连接，以传输信号。
8、在一些可能实现的方式中，标准单元还包括第三垂直晶体管、第四垂直晶体管，导电层还包括第二导电层。第三垂直晶体管和第四垂直晶体管在第一方向上并排设置，且第三垂直晶体管与第四垂直晶体管之间还设置有其他垂直晶体管。第三垂直晶体管和第四垂直晶体管均包括沿第二方向依次层叠设置的第一极、栅极、第二极；在第三方向上，第三垂直晶体管的第二极在第三方向上超出第四垂直晶体管的第二极，且第三垂直晶体管的第二极超出第四垂直晶体管的第二极的部分为凸出部分。第二导电层分别与凸出部分和第四垂直晶体管的第二极相接触，第三垂直晶体管的第二极通过第二导电层与第四垂直晶体管的第二极电连接，从而避免第三垂直晶体管的第二极与第四垂直晶体管的第二极通过金属层m0的走线电连接，缩短了第三垂直晶体管的第二极与第四垂直晶体管的第二极的电连接路径。
9、在一些可能实现的方式中，第一导电层和第二导电层的横截面均呈l型；其中，横截面为第一方向和第三方向所在的平面。
10、在一些可能实现的方式中，标准单元还包括与第一垂直晶体管在第一方向上并排设置的第五垂直晶体管，第五垂直晶体管包括沿第二方向依次层叠设置的第一极、栅极、第二极。第一垂直晶体管的第一极与第五垂直晶体管的第一极共用，从而实现第一垂直晶体管的第一极和第五垂直晶体管的第一极电连接，也可以说，实现第一垂直晶体管和第五垂直晶体管串联。
11、在一些可能实现的方式中，标准单元还包括依次设置于导电层上的第一介电层(即下文的介电层0)和走线层。走线层包括第一电源走线、第二电源走线、第一栅极走线、第二栅极走线，第一电源走线、第二电源走线、第一栅极走线、第二栅极走线在第三方向上分布于不同布线轨道。其中，第一电源走线可以是vss、gnd等，第二电源走线可以是vdd等。
12、在一些可能实现的方式中，标准单元为二输入与门。标准单元还包括第一n型垂直晶体管、第一p型垂直晶体管、第二p型垂直晶体管、第三p型垂直晶体管；第一垂直晶体管为第二n型垂直晶体管，第二垂直晶体管为第三n型垂直晶体管。第一n型垂直晶体管的栅极与第一栅极走线电连接，第一n型垂直晶体管的第二极与第一电源走线电连接，第一n型垂直晶体管的第一极与第二n型垂直晶体管的第一极电连接。第二n型垂直晶体管的栅极通过第二栅极走线电连接，第二n型垂直晶体管的第二极分别与第一p型垂直晶体管的第二极、第二p型垂直晶体管的第二极、第三p型垂直晶体管的栅极、第三n型垂直晶体管的栅极电连接。第三n型垂直晶体管的第一极与第一电源走线电连接，第三n型垂直晶体管的第二极与第三p型垂直晶体管的第二极电连接，第三p型垂直晶体管的第一极与第二电源走线电连接。第一p型垂直晶本文档来自技高网...
【技术保护点】
1.一种芯片，其特征在于，包括设置于衬底上的标准单元，所述标准单元包括：
2.根据权利要求1所述的芯片，其特征在于，所述间隔层位于所述第一垂直晶体管的所述栅极和所述第二垂直晶体管的所述栅极与所述第一垂直晶体管的所述第二极和所述第二垂直晶体管的所述第二极之间；
3.根据权利要求1所述的芯片，其特征在于，所述间隔层覆盖所述第一垂直晶体管和所述第二垂直晶体管，且露出所述第一垂直晶体管的所述第二极的上表面；
4.根据权利要求1-3任一项所述的芯片，其特征在于，所述标准单元还包括第三垂直晶体管、第四垂直晶体管，所述导电层还包括第二导电层；
5.根据权利要求4所述的芯片，其特征在于，所述第一导电层和所述第二导电层的横截面均呈L型；
6.根据权利要求1-5任一项所述的芯片，其特征在于，所述标准单元还包括与所述第一垂直晶体管在所述第一方向上并排设置的第五垂直晶体管，第五垂直晶体管包括沿所述第二方向依次层叠设置的所述第一极、所述栅极、所述第二极；
7.根据权利要求6所述的芯片，其特征在于，所述标准单元还包括依次设置于所述导电层
8.根据权利要求7所述的芯片，其特征在于，所述标准单元为二输入与门；
9.根据权利要求8所述的芯片，其特征在于，所述第一N型垂直晶体管为所述第五垂直晶体管，所述第一N型垂直晶体管的所述第一极与所述第二N型垂直晶体管的所述第一极共用。
10.根据权利要求6所述的芯片，其特征在于，所述标准单元为二选一数据选择器，所述二选一数据选择器包括反相器、逻辑运算器、强驱动反相器；
11.一种电子设备，其特征在于，包括电路板和权利要求1-10任一项所述的芯片，所述芯片设置于所述电路板上。
12.一种电路版图数据库，其特征在于，包括多个标准单元，每一所述标准单元包括标准单元的版图和电路图；所述标准单元包括沿第一方向并排排布的第一垂直晶体管和第二垂直晶体管；
13.根据权利要求12所述的电路版图数据库，其特征在于，所述标准单元还包括第三垂直晶体管和第四垂直晶体管，所述导电层还包括第二导电层；
14.根据权利要求13所述的电路版图数据库，其特征在于，所述第一导电层和所述第二导电层的横截面均呈L型；
15.根据权利要求12-14任一项所述的电路版图数据库，其特征在于，所述标准单元还包括与所述第一垂直晶体管在所述第一方向上并排设置的第五垂直晶体管；
16.根据权利要求12-15任一项所述的电路版图数据库，其特征在于，所述标准单元的版图还包括第五图层；在所述标准单元的版图包括第四图层的情况下，所述第五图层设置于所述第四图层上；在所述标准单元的版图不包括第四图层的情况下，所述第五图层设置于所述第三图层上；
17.根据权利要求16所述的电路版图数据库，其特征在于，所述电路版图数据库还包括图层信息，所述图层信息包括所述第一图层、所述第二图层、所述第三图层、所述第四图层、所述第五图层的图形边框信息、图形填充物信息、图形颜色信息。
18.一种芯片设计方法，其特征在于，包括：
19.一种电路版图的设计设备，其特征在于，包括：
20.一种计算机可读存储介质，包括计算机程序，其特征在于，当所述计算机程序在电子设备上运行时，使得所述电子设备执行权利要求18所述的芯片设计方法。
21.一种计算机程序产品，其特征在于，当所述计算机程序产品在计算机上运行时，使得所述计算机执行如权利要求18所述的芯片设计方法。
...【技术特征摘要】
1.一种芯片，其特征在于，包括设置于衬底上的标准单元，所述标准单元包括：
2.根据权利要求1所述的芯片，其特征在于，所述间隔层位于所述第一垂直晶体管的所述栅极和所述第二垂直晶体管的所述栅极与所述第一垂直晶体管的所述第二极和所述第二垂直晶体管的所述第二极之间；
3.根据权利要求1所述的芯片，其特征在于，所述间隔层覆盖所述第一垂直晶体管和所述第二垂直晶体管，且露出所述第一垂直晶体管的所述第二极的上表面；
4.根据权利要求1-3任一项所述的芯片，其特征在于，所述标准单元还包括第三垂直晶体管、第四垂直晶体管，所述导电层还包括第二导电层；
5.根据权利要求4所述的芯片，其特征在于，所述第一导电层和所述第二导电层的横截面均呈l型；
6.根据权利要求1-5任一项所述的芯片，其特征在于，所述标准单元还包括与所述第一垂直晶体管在所述第一方向上并排设置的第五垂直晶体管，第五垂直晶体管包括沿所述第二方向依次层叠设置的所述第一极、所述栅极、所述第二极；
7.根据权利要求6所述的芯片，其特征在于，所述标准单元还包括依次设置于所述导电层上的第一介电层和走线层；
8.根据权利要求7所述的芯片，其特征在于，所述标准单元为二输入与门；
9.根据权利要求8所述的芯片，其特征在于，所述第一n型垂直晶体管为所述第五垂直晶体管，所述第一n型垂直晶体管的所述第一极与所述第二n型垂直晶体管的所述第一极共用。
10.根据权利要求6所述的芯片，其特征在于，所述标准单元为二选一数据选择器，所述二选一数据选择器包括反相器、逻辑运算器、强驱动反相器；
11.一种电子设备，其特征在于，包括电路板和权利要求1-10任一项所述的芯片，所述芯片设置于所述电路板...
【专利技术属性】
技术研发人员：呼翔，董耀旗，何超，刘明山，高建玉，苏欣，许俊豪，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。