【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施方案大体上涉及具有基于易失性和非易失性的存储器管芯的堆叠存储器管芯以及包括其的芯片封装件。
技术介绍
1、存储器墙(即带宽限制)被认为是现代系统中推动计算极限的关键限制因素之一。已经提出/实现了高带宽存储器(hbm)和其他堆叠动态随机存取存储器(dram)存储器，以缓解片外存储器存取时延并增加存储器密度。除传统的dram路线图之外，还在探索其他几种存储器，它们对于大规模制造来说尚未成熟，例如诸如铁电随机存取存储器(feram)、磁阻随机存取存储器(mram)、相变存储器(pcm)等技术。在该技术实现阶段，不仅要考察新技术如何“取代”经典路线图，还要考察新技术是否能够在不增加太多复杂性的情况下帮助/补充/解决现有dram的局限性，或者考察新技术如何与现有技术一起使用来增强特定性质，以实现出色的片上系统(soc)性能和功率效率，这些至关重要。
2、业界目前正在用类似hbm的解决方案来解决存储器墙问题。在jedec固态技术协会(例如，jedec)规范中描述的堆叠dram和hbm通过用更靠近逻辑管芯的堆叠(例如，通过硅中介层连接的)存储器取代长芯片外连接来解决存储器带宽和时延问题。然而，由于功率随着存储器容量的增加而非线性增加，因此会存在产量挑战和开销。此外，逻辑上的3d堆叠带来了新的热挑战，这可能会对dram中的保持力产生负面影响。另一方面，其他非易失性存储器(nvm)技术，如逻辑兼容的feram，没有刷新要求并且可耐受高温；但在可扩展性/大容量和损耗方面存在问题，而静态随机存取存储器(sram)是更快但存
3、为了实现更高的存储器密度、性能和更低的功率，正在考虑和权衡诸如feram、mram的非易失性主存储器和诸如dram的易失性存储器(包括hbm和dram的其他堆叠变体)。
4、dram已经成为最受欢迎的片外存储器，然而，即使是双倍数据速率5同步dram(ddr5)也有一定的性能-功率-面积(ppa)限制，即必须到片外存取数据。典型的dram位单元由一个晶体管和一个电容器(1t-1c)结构组成，其中电容器由夹在导体板之间的电介质层形成。系统进程间通信(ipc)通常受到dram带宽和时延的限制，尤其是在存储器密集型工作负载中。引入hbm是为了提供增加的带宽和存储密度，从而允许多达8-12层的dram管芯借助于任选的逻辑/存储器接口管芯彼此堆叠。这种存储器堆叠既可通过硅中介层连接到cpu/gpu(图1)，也可放置在cpu/gpu本身的顶部上，以提供出色的连接性和性能。
5、feram类似于1t-1c dram，只是电容器由铁电材料制成，而不是dram中使用的(线性)电介质。通过电介质中的铁电材料的电极化取向写入位“0”和“1”。该技术的益处在于免刷新存储，它有可能提供比dram更高的密度和性能。
6、另一方面，mram具有一个晶体管和一个电阻器(1t-1r)位单元。与dram和feram不同，mram没有破坏性读取。然而，与feram相比，mram的可靠性较低，并且具有较低的耐久性和保持力。
7、通常，存储器技术是作为一个独立的宏或针对特定应用(如深度神经网络(dnn)，在hbm的情况下)进行开发和“优化”的。尽管已经开发了如图形双倍数据速率(gpddr)及双倍数据速率(ddr)的一些进步来支持图形应用的高带宽存储器。但还没有深入探索用逻辑技术和架构对存储器技术的更细粒度的优化，要实现性能出色和功率更低的产品还有很多工作要做。非线性的功率增加以及性能和存储器密度改进的逐代降低需要更多的设计和共同优化来推动缓解存储器瓶颈。
技术实现思路
1、其中公开了利用高和低操作温度存储器和基于非易失性的存储器管芯的混合的堆叠存储器管芯以及包括其的芯片封装件。高温存储器管芯(诸如使用非易失性存储器(nvm)技术的那些高温存储器管芯)位于具有低温存储器管芯(诸如具有易失性存储器技术的那些低温存储器管芯)的存储器堆叠中。在一些情况下，高温存储器技术可一起使用，在一些情况下，位于与逻辑电路相同的ic管芯上。在一个示例中，提供了一种存储器堆叠，该存储器堆叠包括堆叠在第二存储器ic管芯下方的第一存储器ic管芯，该第一存储器ic管芯具有高温存储器电路，诸如非易失性存储器。第二存储器ic管芯具有高温存储器电路，诸如易失性存储器电路。
2、在另一个示例中，提供了一种存储器堆叠，该存储器堆叠包括堆叠在第二存储器ic管芯上的第一存储器ic管芯。与第二存储器ic管芯相比，第一存储器ic管芯包括需要更频繁的刷新速率的存储器电路。在一些其他示例中，第一存储器ic管芯包括可在高于110℃的温度下操作的存储器电路，与95℃下的操作相比，其刷新速率没有增加。第二存储器ic管芯包括存储器电路，与95℃下的操作相比，该存储器电路在高于110℃的温度下需要增加的刷新速率。
3、在另一个示例中，提供了一种存储器堆叠，该存储器堆叠包括堆叠在第二存储器ic管芯上的第一存储器ic管芯。第一存储器ic管芯包括铁电随机存取存储器(feram)。第二存储器ic管芯包括动态随机存取存储器(dram)电路。
4、在又一个示例中，提供了一种芯片封装件，该芯片封装件具有安装到封装基板的存储器堆叠。该存储器堆叠包括堆叠在第二存储器ic管芯上的多个第一存储器ic管芯。第二存储器ic管芯包括铁电随机存取存储器(feram)电路和任选的控制器电路。第二存储器ic管芯堆叠在封装基板上。多个第一存储器ic管芯包括dram电路。
5、本文还公开了非易失性存储器(nvm)技术，该非易失性存储器技术可在具有易失性存储器技术的存储器堆叠中利用。在一些情况下，nvm技术可一起使用，在一些情况下，位于与逻辑电路相同的ic管芯上。在堆叠存储器子系统中，利用这些技术中的每一种技术的特定性质可有益地导致不同的soc性能。
6、在一个示例中，提供了一种存储器堆叠，该存储器堆叠包括堆叠在第二存储器ic管芯下方的第一存储器ic管芯，该第一存储器ic管芯具有非易失性存储器(nvm)电路。第二存储器ic管芯具有易失性存储器电路。
7、在存储器堆叠的另一个示例中，存储器堆叠的一个ic存储器管芯包括铁电随机存取存储器(feram)或静态随机存取存储器(sram)电路，而存储器堆叠的另一个ic存储器管芯包括易失性存储器电路。
8、在存储器堆叠的另一个示例中，存储器堆叠的一个ic存储器管芯包括铁电随机存取存储器(feram)或静态随机存取存储器(sram)电路，而存储器堆叠的另一个ic存储器管芯包括动态随机存取存储器(dram)电路。
9、在存储器堆叠的另一个示例中，第一存储器中处理(pim)电路设置在存储器堆叠的第二存储器ic管芯中，而第二pim电路设置在存储器堆叠的第三存储器ic管芯中。
10、在存储本文档来自技高网...
【技术保护点】
1.一种存储器堆叠，所述存储器堆叠包括：
2.根据权利要求1所述的存储器堆叠，其中所述第一存储器IC管芯的所述存储器电路是非易失性存储器电路。
3.根据权利要求2所述的存储器堆叠，其中所述非易失性存储器电路是铁电随机存取存储器(FeRAM)或静态随机存取存储器(SRAM)电路。
4.根据权利要求3所述的存储器堆叠，其中所述第二存储器IC管芯的所述存储器电路是易失性存储器电路。
5.根据权利要求4所述的存储器堆叠，其中所述易失性存储器电路是动态随机存取存储器(DRAM)电路。
6.根据权利要求1所述的存储器堆叠，所述存储器堆叠还包括：
7.根据权利要求1所述的存储器堆叠，其中所述第一存储器IC管芯包括控制器电路。
8.根据权利要求7所述的存储器堆叠，所述存储器堆叠还包括：
9.根据权利要求1所述的存储器堆叠，所述存储器堆叠还包括：
10.根据权利要求9所述的存储器堆叠，其中所述第三存储器IC管芯具有比所述第二存储器IC管芯更大的时延，并且第二存储器IC管芯具有比所述第一存储器
11.根据权利要求9所述的存储器堆叠，所述存储器堆叠还包括：
12.根据权利要求1所述的存储器堆叠，其中所述第一存储器IC管芯包括控制器电路。
13.根据权利要求12所述的存储器堆叠，所述存储器堆叠还包括：
14.根据权利要求1所述的存储器堆叠，所述存储器堆叠还包括：
15.一种芯片封装件，所述芯片封装件包括：
...【技术特征摘要】
【国外来华专利技术】
1.一种存储器堆叠，所述存储器堆叠包括：
2.根据权利要求1所述的存储器堆叠，其中所述第一存储器ic管芯的所述存储器电路是非易失性存储器电路。
3.根据权利要求2所述的存储器堆叠，其中所述非易失性存储器电路是铁电随机存取存储器(feram)或静态随机存取存储器(sram)电路。
4.根据权利要求3所述的存储器堆叠，其中所述第二存储器ic管芯的所述存储器电路是易失性存储器电路。
5.根据权利要求4所述的存储器堆叠，其中所述易失性存储器电路是动态随机存取存储器(dram)电路。
6.根据权利要求1所述的存储器堆叠，所述存储器堆叠还包括：
7.根据权利要求1所述的存储器堆叠，其中所述第一存储器ic管芯包括控制器电路。
【专利技术属性】
技术研发人员：迪维亚·马达普西·斯里尼瓦斯·普拉萨德，尼蒂·马丹，迈克尔·伊格纳托斯基，李亨东，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。