System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1、本申请涉及半导体集成式电路的制造。更具体地,其涉及铁电随机存取存储单元及其制造方法。
2、使用新兴存储器进行模拟计算已经被视为针对人工智能(ai)应用的可行选择。例如,一些最近商业化的铁电随机存取存储器(feram)单元已经被用于存储器应用,其中每个feram单元依据feram单元中的铁电层的极化状态来保存两个逻辑状态(逻辑“1”或逻辑“0”)中的一个位。
3、对于模拟计算应用而言,其期望具有单个feram单元能够保存多个逻辑状态的feram单元,其可以通过逐渐改变feram单元的极化来被实现,以形成连续的值或多个离散值(而非仅“1”或“0”这两种值),这取决于编程电压。然而,已经意识到的是,具有其极化逐渐变化的feram单元即使不是不可能的,也是极其具有挑战性的。
技术实现思路
1、本专利技术的实施例提供了一种基于例如铁电垂直传输场效应晶体管(fe-vtfet)的铁电随机存取存储器(feram)单元。该feram单元包括在底部源极/漏极区域和顶部源极/漏极区域之间的垂直通道;围绕该垂直通道的栅极氧化;以及围绕该栅极氧化的铁电层,其中该铁电层在底部源极/漏极区域和顶部源极/漏极区域之间具有不同水平厚度的两个或两个以上区段。这些铁电层的两个或两个以上区段可以被编程为具有不同的极化组合,从而提供多个逻辑状态。
2、在一个实施例中,该feram单元还包括围绕铁电层的栅极金属,该栅极金属具有两个或两个以上水平厚度,其与该铁电层的两个或两个
3、在另一实施例中,该铁电层包括三个不同水平厚度的底部区段、中间区段和顶部区段,这三个不同水平厚度以阶梯形状被布置。
4、在一个实施例中,铁电层的顶部区段适于被编程为具有与中部区段和底部区段的极化状态不同的极化状态。在另一实施例中,铁电层的顶部区段和中部区段适于被编程为具有与底部区段的极化状态不同的极化状态。
5、在一个实施例中,feram的铁电层包括掺杂的氧化铪。在另一实施例中,铁电层的两个或两个以上区段中的两个区段之间的水平厚度差至少为0.5nm,这使得对编程铁电层的不同区段的控制能力能够具有不同和/或期望的极化。
6、本专利技术的实施例还提供了一种形成feram单元的方法。该方法包括:形成底部外延层的顶部上的垂直通道;形成垂直通道的侧表面处的栅极氧化;形成围绕垂直通道的第一区段的第一层铁电材料;形成围绕垂直通道的第二区段以及第一层铁电材料的第二层铁电材料;形成围绕在垂直通道的第三区段和第二层铁电材料的第三层铁电材料;形成围绕第三层铁电材料的栅极金属;以及形成垂直通道的顶部处的顶部外延层。
7、在一个实施例中,形成第一层铁电材料包括形成围绕垂直通道的第一共形层铁电材料;由第一牺牲材料覆盖第一共形层铁电材料的第一部分,其具有与垂直通道的第一区段相对应的垂直高度;以及移除第一共形层铁电材料的未被第一牺牲材料覆盖的外露部分。
8、在另一实施例中,形成第二层铁电材料包括:形成第二共形层铁电材料,其围绕第一层铁电材料以及垂直通道的未被第一层铁电材料覆盖的部分;由第二牺牲材料覆盖第二共形层铁电材料的第二部分,该第二部分具有对应于垂直通道的第一区段和第二区段的高度总和的垂直高度;以及移除第二共形层铁电材料的未被第二牺牲材料覆盖的外露部分。
9、在另一实施例中,形成第三层铁电材料包括:形成第三共形层铁电材料,其围绕第二层铁电材料以及未被第二层铁电材料覆盖的垂直通道的部分;由第三牺牲材料覆盖第三共形层铁电材料的第三部分,该第三部分具有对应于垂直通道的第一区段、第二区段和第三区段的高度总和的垂直高度;以及移除第三共形层铁电材料的未被第三牺牲材料覆盖的外露部分。
10、本专利技术的实施例还包括:在移除第三共形层铁电材料的外露部分之后,形成围绕该垂直通道的剩余部分的顶部间隔物,以在其下方暴露该垂直通道的剩余部分;以及还包括:在形成栅极氧化之前,形成在底部外延层的顶部上的底部间隔物以围绕该垂直通道。
11、在一个实施例中,形成栅极氧化包括将垂直通道暴露在含氧环境,以氧化该垂直通道的侧表面。
本文档来自技高网...【技术保护点】
1.一种铁电随机存取存储器(FeRAM)单元,包括:
2.根据权利要求1所述的FeRAM单元,还包括:围绕所述铁电层的栅极金属,所述栅极金属具有两个或两个以上水平厚度,所述两个或两个以上水平厚度与所述铁电层的所述两个或两个以上区段的所述不同水平厚度互补。
3.根据权利要求1所述的FeRAM单元,其中所述铁电层包括:三个不同水平厚度的底部区段、中部区段和顶部区段,所述三个不同水平厚度以阶梯形状被布置。
4.根据权利要求3所述的FeRAM单元,其中所述铁电层的所述顶部区段适于被编程为具有与所述中部区段和所述底部区段的极化状态不同的极化状态。
5.根据权利要求3所述的FeRAM单元,其中所述铁电层的所述顶部区段和所述中部区段适于被编程为具有与所述底部区段的极化状态不同的极化状态。
6.根据权利要求1所述的FeRAM单元,其中所述铁电层包括掺杂的氧化铪。
7.根据权利要求1所述的FeRAM单元,其中所述铁电层的所述两个或两个以上区段中的两个区段之间的水平厚度差至少为0.5nm。
8.一种铁电随机存取存储器
9.根据权利要求8所述的FeRAM单元,其中所述铁电层的所述底部区段、所述中部区段和所述顶部区段分别具有第一水平厚度、第二水平厚度和第三水平厚度,其中所述第二水平厚度大于所述第三水平厚度但小于所述第一水平厚度。
10.根据权利要求8所述的FeRAM单元,其中所述铁电层的所述底部区段、所述中部区段和所述顶部区段分别具有第一垂直高度、第二垂直高度和第三垂直高度,其中所述第二垂直高度小于所述第三垂直高度但大于所述第一垂直高度。
11.根据权利要求8所述的FeRAM单元,其中所述铁电层的所述顶部区段适于被编程为具有第一极化状态,并且所述铁电层的所述中部区段和所述底部区段适于被编程为具有第二极化状态,其中所述第二极化状态与所述第一极化状态不同。
12.根据权利要求8所述的FeRAM单元,其中所述铁电层的所述顶部区段和所述中部区段适于被编程为具有第一极化状态,并且所述铁电层的所述底部区段适于被编程为具有第二极化状态,其中所述第二极化状态与所述第一极化状态不同。
13.根据权利要求8所述的FeRAM单元,其中所述铁电层的所述顶部区段、所述中部区段和所述底部区段具有至少0.5nm的水平厚度差。
14.一种形成铁电随机存取存储器(FeRAM)单元的方法,所述方法包括:
15.根据权利要求14所述的方法,其中形成所述第一层铁电材料包括:
16.根据权利要求15所述的方法,其中形成所述第二层铁电材料包括:
17.根据权利要求16所述的方法,其中形成所述第三层铁电材料包括:
18.根据权利要求17所述的方法,还包括:在移除所述第三共形层铁电材料的所述外露区段之后,形成围绕所述垂直通道的剩余区段的顶部间隔物,以在其下方暴露所述垂直通道的所述剩余区段区段。
19.根据权利要求14所述的方法,其中形成所述栅极氧化包括将所述垂直通道暴露在含氧环境,以氧化所述垂直通道的所述侧表面。
20.根据权利要求14所述的方法,还包括:在形成所述栅极氧化之前,形成在所述底部外延层的顶部上的底部间隔物以围绕所述垂直通道。
21.一种包括程序代码的计算机程序,当所述程序在计算机上运行时,所述程序代码适于执行权利要求14至20中的任一项所述的方法步骤。
...【技术特征摘要】
【国外来华专利技术】
1.一种铁电随机存取存储器(feram)单元,包括:
2.根据权利要求1所述的feram单元,还包括:围绕所述铁电层的栅极金属,所述栅极金属具有两个或两个以上水平厚度,所述两个或两个以上水平厚度与所述铁电层的所述两个或两个以上区段的所述不同水平厚度互补。
3.根据权利要求1所述的feram单元,其中所述铁电层包括:三个不同水平厚度的底部区段、中部区段和顶部区段,所述三个不同水平厚度以阶梯形状被布置。
4.根据权利要求3所述的feram单元,其中所述铁电层的所述顶部区段适于被编程为具有与所述中部区段和所述底部区段的极化状态不同的极化状态。
5.根据权利要求3所述的feram单元,其中所述铁电层的所述顶部区段和所述中部区段适于被编程为具有与所述底部区段的极化状态不同的极化状态。
6.根据权利要求1所述的feram单元,其中所述铁电层包括掺杂的氧化铪。
7.根据权利要求1所述的feram单元,其中所述铁电层的所述两个或两个以上区段中的两个区段之间的水平厚度差至少为0.5nm。
8.一种铁电随机存取存储器(feram)单元,包括:
9.根据权利要求8所述的feram单元,其中所述铁电层的所述底部区段、所述中部区段和所述顶部区段分别具有第一水平厚度、第二水平厚度和第三水平厚度,其中所述第二水平厚度大于所述第三水平厚度但小于所述第一水平厚度。
10.根据权利要求8所述的feram单元,其中所述铁电层的所述底部区段、所述中部区段和所述顶部区段分别具有第一垂直高度、第二垂直高度和第三垂直高度,其中所述第二垂直高度小于所述第三垂直高度但大于所述第一垂直高度。
11.根据权利要求8所...
【专利技术属性】
技术研发人员:程慷果,J·弗鲁吉尔,谢瑞龙,朴灿鲁,成敏圭,
申请(专利权)人:国际商业机器公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。