利用电镀的导电过孔形成制造技术

本发明专利技术讨论一种形成导电过孔的方法，该方法包括在半导体衬底（１０３）的第一侧面（１２５）之上形成种籽层，其中，该半导体衬底包括第一侧面相对的第二侧面（１２７），从半导体衬底的第二侧面在半导体衬底中形成过孔（３２９），其中过孔暴露种籽层；以及从种籽层在过孔中电镀导电过孔材料（６０１，６０３）。在一个实施例中，在种籽层之上形成连续导电层（１１６）并且将连续导电层（１１６）电耦合到种籽层。连续导电层可以在电镀导电过孔材料时充当电流源。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体处理，更具体地，涉及利用电镀的导电过孔形成。
技术介绍
通过参考附图，可以更好地理解本专利技术，并且使得本专利技术 的4艮多目的、特征和优点对于本领域技术人员显而易见。在衬底103上形成有源电路之后，在晶片101的正面125 上形成多级互连122。多级互连122包括层间电介质层106和110。多 级互连122还包括互连层108和112。层间电介质层106和110包括 电绝缘相邻互连层的金属互连的电介质材料，如TEOS、 Si02或低K 电介质。层间电介质层106和110还可以包括如由氮化硅或硅碳氮化 物的材料制成的刻蚀停止层和阻挡层。在附图说明图1中没有示出刻蚀停止层 和阻挡层。层间电介质层106和110还包括具有如铜、鵠、金和/或铝 的导电填充材料的导电过孔105、 109、 115和121。导电过孔将邱f底 103的正面上的有源电路(如120)与互连层108和112的金属互连 107、 111、 113、 117、 119和123互连。每个互连层(108和112)还 包括位于互连层的金属互连(如107和113)之间的层内(intralayer) 电介质材料(131和133)。互连层106和110的电介质材料还可以包 括刻蚀停止层和阻挡层(未示出)。多级互连122还包括顶部电介质层114。在一个实施例中， 层114包括电介质材料，如氧化硅、氧氮化硅、氮化硅或聚酰亚胺。 在一些实施例中，电介质层114包括多个电介质层，并且可以包括刻 蚀停止层和阻挡层。电介质层114包括开口以暴露互连层112的互连 111、 117和123。可以通过賊射、CVD、镀敷、物理气相淀积(PVD)或其 它工艺形成层116。层116是形成在整个晶片101的正面125之上的 连续导电层。在一个实施例中，层116具有IO，OOO埃到50,000埃范围 内的厚度，而在其它实施例中可以具有其它厚度。在一些实施例中，衬里401和403可以是将填充材料与衬 底电耦合的导电材料。可以期望将上述配置用于将衬底103接地。其 它实施例可以不包括衬里401和403。〖0024]图5示出了在过孔329和331中沉积导电填充材料507和 509的电镀工艺期间晶片IOI的部分剖面侧视图。在示出的实施例中， 金属互连113和119用作附着衬垫(landing pad )和种籽层，用于导 电填充材料507和509的电镀。在示出的实施例中，阴极连接器501 被电连接到导电金属层116，导电金属层116通过导电过孔115和互 连117电耦合到互连113，并且通过导电过孔121和互连123电耦合 到互连119。在一个实施例中，阴极连接器501连接到在晶片101的外 围区域处的层116。在一些实施例中，外围区域将是在将晶片分割为 多个集成电路时不会成为集成电路的一部分的晶片区域。在其它实施 例中，阴极连接器501附着的区域位于层116的随后不被用于形成集 成电路的外部连接器(如接合衬垫)或其它类型的连接器的区域上。在一个实施例中，衬垫701、 703和705是外部焊线碎于垫。 在另一实施例中，衬垫701、 703和705每个处于用于凸块连接器的凸 块衬垫结构之下，其中，随后金属形成在衬垫701、 703和705上以完 成该凸块结构。这些外部导体被用于将晶片IOI的集成电路的电路电 耦合到外部电路。在其它实施例中，可以将其它集成电路电耦合到衬 垫701、 703和705，例如在多管芯封装配置(如垂直的或3-D集成) 中。在一个实施例中，通过沉积金属层并且对该金属层光刻和 刻蚀图案化来形成连接器衬垫801和803。在其它实施例中，通过沉 积电介质层并且形成用于衬垫的开口的内置工艺形成衬垫801和803。12接着，在包括开口的背面127之上沉积金属层，然后平坦化该金属层， 其中位于开口之外的金属被移除。[0037在另一实施例中，可以通过在背面127之上沉积种籽导电 层，在种籽层之上形成光致抗蚀层以及用于衬垫的开口，然后在该开 口中沉积电镀材料，由此形成村垫801和803。在后续工艺中，在衬 垫外部的光致抗蚀层和种籽层将被移除。在其它实施例中，将通过在 导电填充材料601和603上选择性的沉积金属来形成衬垫801和803。0038在其它实施例中，可以在图案化层116之前形成衬垫801 和803。另一些实施例不包括衬垫801和803。此外，在其他的另一些 实施例中，可以在形成填充材料601和603之后移除层228的至少一 部分，从而填充材料601和603的一部分延伸出背面127。[0039在一个实施例中，使用衬垫801和803用于将晶片101的 集成电路的电路外部连接到外部电路。[0040图9示出晶片101的第二实施例。图9的实施例不同于图 7的实施例之处在于，与形成图7的衬垫701、 703和705的图案化工 艺相反的，通过内置工艺从金属层116图案化衬垫901、卯3和905。 在一种内置图案化工艺中，(如通过CMP工艺)平坦化层116,从而 层116的在层114中的开口之外的材料被移除。在后续工艺中，可以 在晶片IOI上形成附加结构(如衬垫801和803 )。[0041晶片101包括位于晶片101的其它区域的其它有源电路、 互连以及穿过衬底的导电过孔(未示出)。随后，可以将晶片101分 割为多个集成电路。接着，可以将集成电路封装为集成电路封装，其 中衬垫(如701、 801和卯1)电耦合到封装的导电结构。在一个实施 例中，集成电路可以是多集成电路封装的一部分。[0042在示出的实施例中，用于电镀的种籽层(互连119和113) 位于多级互连122的第一形成的互连层108中。然而，在其它实施例 中，种籽层可以位于随后形成到层108的其它金属层(例如，112)中。0043通过利用内导电互连(如113和119)作为附着4于垫和种 籽层用于形成导电过孔可以出现的一个优点是，与穿过晶片101的所有方式形成的过孔相比，其降低了在形成过孔329和331时必须移除 的晶片IOI的厚度量。为穿过衬底的过孔移除晶片的量的降低不仅缩 短了刻蚀时间，并且由于减少了不同材料的层的数目，其还减少了刻 蚀步骤的数目。例如，因为不是多层互连122的所有层都被移除，因 此制造过孔329和331需要较少的刻蚀工艺。[0044此夕卜，利用将用于形成随后的集成电路的导电结构的层(如 116 )作为阴极连接器接触层和电流源进一步减少了形成背面过孔连接 的电镀所需要的处理步骤的数目。因为层116随后将^皮用于形成晶片 101的集成电路的电连接器，因此电镀将不需要其它电镀过孔形成方法所具有的种籽层形成和移除的附加步骤。[0045此外，利用正面金属层作为阴极连接器接触层允许从晶片 的背面构建导电过孔填充材料，而不必从背面将种籽层沉积到过孔中。 因此，可以避免种籽层材料到过孔中的空洞和块移动(bread loafing )。 因此，可以利用本文中描述的工艺形成具有较高纵横比的过孔。此外， 不必在晶片的背面上形成种籽层，也不必在平坦化工艺中移除种籽层， 由此可以在移除过镀敷的填充材料时有效地利用平坦化工艺。[0046此外，使用用于导电过孔填充材料沉积的电镀允许从内导 体到背面地填充过孔，从而本文档来自技高网...

【技术保护点】
一种用于形成导电过孔的方法，该方法包括：　在半导体衬底的第一侧面之上形成导电层，其中，该半导体衬底包括第一侧面和第二侧面，并且第一侧面与第二侧面相对；　图案化所述导电层以形成附着衬垫；　从所述半导体衬底的第二侧面在半导体衬 底中形成过孔，其中所述过孔暴露所述附着衬垫；以及　利用所述附着衬垫作为种籽层在过孔中电镀导电过孔材料。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：TG斯巴克斯，RE琼斯，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]