【技术实现步骤摘要】
本专利技术涉及一种编码控制技术，尤其涉及一种编码控制方法、存储器存储装置及存储器控制电路单元。
技术介绍
1、移动电话与笔记本计算机等可携式电子装置在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式电子装置中。
2、一般来说，为了维持数据的可靠度，在将数据存储至可复写式非易失性存储器模块之前，数据会先被编码以产生相应的错误更正码。然后，错误更正码会随着相对应的数据被存储至可复写式非易失性存储器模块中。尔后，当数据被从可复写式非易失性存储器模块读取出来时，相对应的错误更正码即可用来更正数据中可能存在的错误。但是，常规的错误更正码的数据长度并不能动态调整，在使用上缺乏弹性。另外，为了提升错误更正的能力，数据会先被编码以产生一对应的错误更正码，并且所述数据及所述错误更正码会再被编码以产生另一个错误更正码。此种编码方式会造成延迟问题，进而影响可复写式非易失性存储器模块的效能。
技术实现思路
1、本专利技术提供一种编码控制方法、存储器存储装置及存储器控制电路单元，可采用平行编码的方式，产生具有不同数据长度的奇偶数据，可提高错误更正的能力，而不造成延迟问题。
2、本专利技术的范例实施例提供一种编码控制方法，其用于可复写式非易失性存储器模块
3、在本专利技术的一范例实施例中，其中所述编码操作包括第一编码操作以及第二编码操作，其中由所述编码电路根据所述写入数据执行所述编码操作以产生所述第一奇偶数据以及所述第二奇偶数据的步骤包括：由所述编码电路中的第一编码电路根据所述写入数据执行所述第一编码操作以产生所述第一奇偶数据；以及由所述编码电路中的第二编码电路根据所述写入数据执行所述第二编码操作以产生所述第二奇偶数据，其中所述第一编码操作与所述第二编码操作于相同时间点被执行。
4、在本专利技术的一范例实施例中，所述编码控制方法还包括：由所述编码电路中的第三编码电路根据所述写入数据执行第三编码操作以产生第三奇偶数据，其中所述第三奇偶数据不根据所述第一奇偶数据与所述第二奇偶数据而产生；以及发送第二写入指令序列，以指示将所述第三奇偶数据存储至所述可复写式非易失性存储器模块中，其中所述第三奇偶数据用以搭配所述第一奇偶数据与所述第二奇偶数据与所述写入数据执行所述解码操作，其中所述第一编码操作、所述第二编码操作及所述第三编码操作于所述相同时间点被执行。
5、本专利技术的范例实施例另提供一种编码控制方法，其用于可复写式非易失性存储器模块，所述编码控制方法包括：取得写入数据；由编码电路根据所述写入数据、奇偶检查矩阵中的第一子矩阵及所述奇偶检查矩阵中的第二子矩阵执行第一编码操作以产生第一奇偶数据；由所述编码电路根据所述写入数据、所述奇偶检查矩阵中的第三子矩阵及所述奇偶检查矩阵中的第四子矩阵执行第二编码操作以产生第二奇偶数据；以及发送第一写入指令序列，以指示将所述写入数据、所述第一奇偶数据及所述第二奇偶数据存储至所述可复写式非易失性存储器模块中，其中所述第一编码操作与所述第二编码操作于相同时间点被执行。
6、在本专利技术的一范例实施例中，其中所述第一编码操作包括：由所述编码电路根据所述写入数据以及所述第一子矩阵产生第一暂态数据；以及由所述编码电路根据所述第一暂态数据以及所述第二子矩阵产生所述第一奇偶数据。
7、在本专利技术的一范例实施例中，其中所述第二编码操作包括：由所述编码电路根据所述写入数据以及所述第三子矩阵产生第二暂态数据；以及由所述编码电路根据所述第二暂态数据以及所述第四子矩阵产生所述第二奇偶数据。
8、在本专利技术的一范例实施例中，所述编码控制方法还包括：由所述编码电路根据所述写入数据、所述奇偶检查矩阵中的第五子矩阵、所述奇偶检查矩阵中的第六子矩阵执行第三编码操作以产生第三奇偶数据；以及发送第二写入指令序列，以指示将所述第三奇偶数据存储至所述可复写式非易失性存储器模块中，其中所述第一编码操作、所述第二编码操作与所述第三编码操作于所述相同时间点被执行。
9、在本专利技术的一范例实施例中，其中所述第三编码操作包括：由所述编码电路根据所述写入数据以及所述第五子矩阵产生第三暂态数据；以及由所述编码电路根据所述第三暂态数据以及所述第六子矩阵产生所述第三奇偶数据。
10、本专利技术的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元耦接至主机系统。所述存储器控制电路单元耦接至所述连接接口单元及所述可复写式非易失性存储器模块。所述存储器控制电路单元用以取得写入数据。所述存储器控制电路单元更用以发送第一写入指令序列，以指示将所述写入数据、第一奇偶数据及第二奇偶数据存储至所述可复写式非易失性存储器模块中。所述存储器控制电路单元包括编码电路。所述编码电路用以根据所述写入数据执行编码操作以产生所述第一奇偶数据与所述第二奇偶数据，其中所述第二奇偶数据不根据所述第一奇偶数据而产生。所述第一奇偶数据用以与所述写入数据执行解码操作，并且所述第二奇偶数据用以搭配所述第一奇偶数据与所述写入数据执行所述解码操作。
11、在本专利技术的一范例实施例中，所述编码电路包括第一编码电路以及第二编码电路，并且所述编码操作包括第一编码操作以及第二编码操作。所述第一编码电路根据所述写入数据执行所述第一编码操作以产生所述第一奇偶数据。所述第二编码电路根据所述写入数据执行所述第二编码操作以产生所述第二奇偶数据。所述第一编码操作与所述第二编码操作于相同时间点被执行。
12、在本专利技术的一范例实施例中，所述编码电路包括第三编码电路。所述第三编码电路根据所述写入数据执行第三编码操作以产生第三奇偶数据，其中所述第三奇偶数据不根据所述第一奇偶数据与所述第二奇偶数据而产生。所述存储器控制电路单元发送第二写入指令序列，以指示将所述第三奇偶数据存储至所述可复写式非易失性存储器模块中。所述第三奇偶数据用以搭配所述第一奇偶数据与所述第二奇偶数据与所述写入数据执行所述解码操作。所述第一编码操作、所述第二编码操作及所述第三编码操作于所述相同时间点被执行。
13、本专利技术的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元耦接至主机系统。所述存储器控本文档来自技高网...
【技术保护点】
1.一种编码控制方法，其特征在于，用于可复写式非易失性存储器模块，所述编码控制方法包括：
2.根据权利要求1所述的编码控制方法，其中所述编码操作包括第一编码操作以及第二编码操作，其中由所述编码电路根据所述写入数据执行所述编码操作以产生所述第一奇偶数据以及所述第二奇偶数据的步骤包括：
3.根据权利要求2所述的编码控制方法，还包括：
4.一种编码控制方法，其特征在于，用于可复写式非易失性存储器模块，所述编码控制方法包括：
5.根据权利要求4所述的编码控制方法，其中所述第一编码操作包括：
6.根据权利要求4所述的编码控制方法，其中所述第二编码操作包括：
7.根据权利要求4所述的编码控制方法，还包括：
8.根据权利要求7所述的编码控制方法，其中所述第三编码操作包括：
9.一种存储器存储装置，其特征在于，包括：
10.根据权利要求9所述的存储器存储装置，其中所述编码电路包括第一编码电路以及第二编码电路，并且所述编码操作包括第一编码操作以及第二编码操作，
11.根据权利要求
12.一种存储器存储装置，其特征在于，包括：
13.根据权利要求12所述的存储器存储装置，其中所述编码电路包括第一编码电路以及第二编码电路。
14.根据权利要求13所述的存储器存储装置，其中在所述第一编码操作中，所述第一编码电路根据所述写入数据以及所述第一子矩阵产生第一暂态数据，并根据所述第一暂态数据以及所述第二子矩阵产生所述第一奇偶数据。
15.根据权利要求13所述的存储器存储装置，其中在所述第二编码操作中，所述第二编码电路根据所述写入数据以及所述第三子矩阵产生第二暂态数据，并根据所述第二暂态数据以及所述第四子矩阵产生所述第二奇偶数据。
16.根据权利要求12所述的存储器存储装置，其中所述编码电路根据所述写入数据、所述奇偶检查矩阵中的第五子矩阵、所述奇偶检查矩阵中的第六子矩阵执行第三编码操作以产生第三奇偶数据，
17.根据权利要求16所述的存储器存储装置，其中所述编码电路包括第三编码电路，在所述第三编码操作中，所述第三编码电路根据所述写入数据以及所述第五子矩阵产生第三暂态数据，并根据所述第三暂态数据以及所述第六子矩阵产生所述第三奇偶数据。
18.一种存储器控制电路单元，其特征在于，用以控制可复写式非易失性存储器模块，所述存储器控制电路单元包括：
19.根据权利要求18所述的存储器控制电路单元，其中所述编码电路包括第一编码电路以及第二编码电路，并且所述编码操作包括第一编码操作以及第二编码操作，
20.根据权利要求19所述的存储器控制电路单元，其中所述编码电路包括第三编码电路，
21.一种存储器控制电路单元，其特征在于，用以控制可复写式非易失性存储器模块，所述存储器控制电路单元包括：
22.根据权利要求21所述的存储器控制电路单元，其中所述编码电路包括第一编码电路以及第二编码电路。
23.根据权利要求22所述的存储器控制电路单元，其中在所述第一编码操作中，所述第一编码电路根据所述写入数据以及所述第一子矩阵产生第一暂态数据，并根据所述第一暂态数据以及所述第二子矩阵产生所述第一奇偶数据。
24.根据权利要求22所述的存储器控制电路单元，其中在所述第二编码操作中，所述第二编码电路根据所述写入数据以及所述第三子矩阵产生第二暂态数据，并根据所述第二暂态数据以及所述第四子矩阵产生所述第二奇偶数据。
25.根据权利要求21所述的存储器控制电路单元，其中所述编码电路根据所述写入数据、所述奇偶检查矩阵中的第五子矩阵、所述奇偶检查矩阵中的第六子矩阵执行第三编码操作以产生第三奇偶数据，
26.根据权利要求25所述的存储器控制电路单元，其中所述编码电路包括第三编码电路，在所述第三编码操作中，所述第三编码电路根据所述写入数据以及所述第五子矩阵产生第三暂态数据，并根据所述第三暂态数据以及所述第六子矩阵产生所述第三奇偶数据。
...【技术特征摘要】
1.一种编码控制方法，其特征在于，用于可复写式非易失性存储器模块，所述编码控制方法包括：
2.根据权利要求1所述的编码控制方法，其中所述编码操作包括第一编码操作以及第二编码操作，其中由所述编码电路根据所述写入数据执行所述编码操作以产生所述第一奇偶数据以及所述第二奇偶数据的步骤包括：
3.根据权利要求2所述的编码控制方法，还包括：
4.一种编码控制方法，其特征在于，用于可复写式非易失性存储器模块，所述编码控制方法包括：
5.根据权利要求4所述的编码控制方法，其中所述第一编码操作包括：
6.根据权利要求4所述的编码控制方法，其中所述第二编码操作包括：
7.根据权利要求4所述的编码控制方法，还包括：
8.根据权利要求7所述的编码控制方法，其中所述第三编码操作包括：
9.一种存储器存储装置，其特征在于，包括：
10.根据权利要求9所述的存储器存储装置，其中所述编码电路包括第一编码电路以及第二编码电路，并且所述编码操作包括第一编码操作以及第二编码操作，
11.根据权利要求10所述的存储器存储装置，其中所述编码电路包括第三编码电路，
12.一种存储器存储装置，其特征在于，包括：
13.根据权利要求12所述的存储器存储装置，其中所述编码电路包括第一编码电路以及第二编码电路。
14.根据权利要求13所述的存储器存储装置，其中在所述第一编码操作中，所述第一编码电路根据所述写入数据以及所述第一子矩阵产生第一暂态数据，并根据所述第一暂态数据以及所述第二子矩阵产生所述第一奇偶数据。
15.根据权利要求13所述的存储器存储装置，其中在所述第二编码操作中，所述第二编码电路根据所述写入数据以及所述第三子矩阵产生第二暂态数据，并根据所述第二暂态数据以及所述第四子矩阵产生所述第二奇偶数据。
16.根据权利要求12所述的存储器存储装置，其中所述编码电路根据所述写入数据、所述奇偶检查矩阵中的第五子矩阵、所述奇偶检查矩...
【专利技术属性】
技术研发人员：林玉祥，黄柏纶，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。