【技术实现步骤摘要】
本专利技术涉及芯片，尤其涉及一种嵌入式多层互连电子封装结构及其制备工艺。
技术介绍
1、近年来，随着电子设备功能的不断增强和应用领域的拓展，电子产品正朝着小型化、高性能和高集成度的方向迅速发展。在智能手机、可穿戴设备、物联网装置和高性能计算等领域，市场对具有紧凑尺寸、高密度集成和优异散热性能的电子封装技术需求日益迫切。这种趋势要求电子封装结构能够在有限的空间内集成更多的功能模块，实现更高的电路密度和更快的信号传输速度，同时还需要有效地管理由高功率密度带来的热量，确保设备的可靠运行。
2、现有的电子封装技术主要采用表面贴装技术（smt），将电子元件安装在印制电路板（pcb）的表面，然后通过布线层实现电气连接。然而，这种传统的封装方式存在一些局限。首先，元件的表面安装和多层布线导致封装结构的厚度增加，限制了设备的小型化和紧凑设计。其次，随着电子元件集成度的提高，热量在封装内部聚集，传统的散热方式难以满足高功率密度器件的散热需求，容易导致器件过热，影响性能和可靠性。此外，多层布线的复杂工艺增加了制造成本，制约了产品的经济性。
3、因此，需要对现有技术中的电子封装工艺加以改进，以解决集成度和散热性能的综合性能较差的技术问题。
技术实现思路
1、本专利技术的目的在于提供一种嵌入式多层互连电子封装结构及其制备工艺，解决以上的技术问题。
2、为达此目的，本专利技术采用以下技术方案：
3、一种嵌入式多层互连电子封装结构的制备工艺，包括：
5、将经过表面处理的电子组件放置于所述嵌槽中，使其与绝缘基板内壁紧密接触；
6、在所述绝缘基板和嵌入的电子组件上采用沉积技术逐层叠加介电层和导电层，构建多层互连网络，其中，通过深反应离子刻蚀技术形成垂直互连通道，实现各个导电层之间的电连接；
7、引入热管理结构，在所述多层互连网络中集成石墨烯基散热片，并形成贯通的热通道，获得元器胚件；
8、对所述元器胚件进行封装，覆盖保护性涂层，并定义引出端的连接焊盘，形成嵌入式多层互连电子封装结构。
9、可选的，所述提供绝缘基板，在所述绝缘基板的预定位置形成微型嵌槽，具体包括：
10、提供具有高导热性能的绝缘基板；所述绝缘基板选用高分子聚合物材料的基板；
11、在所述绝缘基板表面涂覆一层感光蚀刻胶，形成均匀的光敏涂层；
12、通过光刻技术，采用光刻掩膜板，根据待嵌入电子组件的尺寸和位置，在所述光敏涂层上曝光出微型嵌槽的图案；
13、对曝光后的光敏涂层进行显影处理，去除曝光区域的感光蚀刻胶，显现出所述绝缘基板的表面的微型嵌槽区域；
14、采用激光微刻蚀加工技术，对微型嵌槽区域进行刻蚀，加工出预设深度和尺寸的微型嵌槽，使所述微型嵌槽的尺寸与待嵌入的电子组件相匹配。
15、可选的，所述加工出预设深度和尺寸的微型嵌槽，使所述微型嵌槽的尺寸与待嵌入的电子组件相匹配，之后还包括：
16、去除残留的感光蚀刻胶，对刻蚀完成的绝缘基板进行清洗和干燥处理；
17、对所述微型嵌槽的内壁进行等离子体清洗，以进行表面改性处理。
18、可选的，在所述绝缘基板和嵌入的电子组件上采用沉积技术逐层叠加介电层和导电层，构建多层互连网络，其中，通过深反应离子刻蚀技术形成垂直互连通道，实现各个导电层之间的电连接，具体包括：
19、对绝缘基板和嵌入的电子组件的表面采用等离子体清洗方法对绝缘基板和嵌入的电子组件的表面进行清洗，在清洗后的表面进行氧化处理，形成一层薄的氧化物层，以进行表面处理；
20、采用化学气相沉积技术在表面处理后的表面上沉积一层厚度为200nm至1μm的介电材料，形成第一介电层；所述介电材料为二氧化硅或氮化硅；
21、在所述第一介电层表面旋涂一层光刻胶，厚度为1μm至3μm，采用紫外曝光光刻技术，通过掩膜板将通孔位置的图案曝光到光刻胶上，进行显影处理，以在所述第一介电层上形成对应于第一互连通孔的暴露区域：
22、在等离子体反应腔中，采用高纵横比的刻蚀工艺参数，对暴露区域进行各向异性刻蚀，形成贯穿所述第一介电层的第一互连通孔。
23、可选的，所述在等离子体反应腔中，采用高纵横比的刻蚀工艺参数，对暴露区域进行各向异性刻蚀，形成贯穿所述第一介电层的第一互连通孔，之后还包括：
24、采用物理气相沉积技术，在所述第一介电层和第一互连通孔上方沉积一层厚度为100nm至500nm的金属导电材料，形成第一导电层：
25、在所述第一导电层上旋涂一层厚度为1μm至3μm的正性光刻胶，采用光刻技术将导电图形制备到所述第一导电层上，得到第一层金属互连线。
26、可选的，所述采用光刻技术将导电图形制备到所述第一导电层上，得到第一层金属互连线，之后还包括：
27、在图案化的第一导电层上再次沉积一层介电材料，形成第二介电层，在第二介电层上形成第二互连通孔和第二导电层；
28、根据设计需求，重复叠加多层介电层和导电层，构建所需层数的多层互连网络；其中，多层互连通孔构成垂直互连通道。
29、可选的，所述引入热管理结构，在所述多层互连网络中集成石墨烯基散热片，并形成贯通的热通道，获得元器胚件，具体包括：
30、根据嵌入的电子组件的热功耗和热分布情况，确定需要加强散热的关键区域，设计贯通整个多层互连网络的散热通道的布局、尺寸和位置，在多层互连网络的布局设计中，预留散热通道区域；
31、提供石墨烯基散热片，在预留的散热通道区域，放置石墨烯基散热片，使其与下层介电层紧密接触；
32、在石墨烯基散热片的上下表面分别沉积一层厚度为5nm至20nm的粘附促进层；
33、在所述粘附促进层上分别沉积一层厚度为10nm至50nm的介电缓冲层，所述介电缓冲层的材料为氮化硅或氧化铝。
34、可选的，所述在所述粘附促进层上分别沉积一层厚度为10nm至50nm的介电缓冲层，之后还包括：
35、在多层互连网络的顶层或底层，采用刻蚀工艺，开设与散热通道位置对应的热接触区域，去除顶层或底层介电层及保护层，暴露出石墨烯基散热片的端面；
36、在石墨烯端面上涂覆一层厚度为10μm至50μm的高导热界面材料层；所述高导热界面材料层的材料为含银纳米颗粒的导热膏或导热胶；
37、在顶层或底层的热接触区域，分别安装散热组件，使所述散热组件贴合于所述高导热界面材料层设置；其中，所述散热组件为金属散热片、热管或石墨烯膜散热器；
38、在每层介电层的图案化过程中，使每层的散热通道的位置保持贯通，形成贯通的热通道，获得元器胚件。
39、可选的，所述对所述元器胚件进行封装，覆盖保护性涂层，并定义引出端的连本文档来自技高网...
【技术保护点】
1.一种嵌入式多层互连电子封装结构的制备工艺，其特征在于，包括：
2.根据权利要求1所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述提供绝缘基板，在所述绝缘基板的预定位置形成微型嵌槽，具体包括：
3.根据权利要求2所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述加工出预设深度和尺寸的微型嵌槽，使所述微型嵌槽的尺寸与待嵌入的电子组件相匹配，之后还包括：
4.根据权利要求1所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，在所述绝缘基板和嵌入的电子组件上采用沉积技术逐层叠加介电层和导电层，构建多层互连网络，其中，通过深反应离子刻蚀技术形成垂直互连通道，实现各个导电层之间的电连接，具体包括：
5.根据权利要求4所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述在等离子体反应腔中，采用高纵横比的刻蚀工艺参数，对暴露区域进行各向异性刻蚀，形成贯穿所述第一介电层的第一互连通孔，之后还包括：
6.根据权利要求5所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述采用光刻技术将导电图形制备
7.根据权利要求1所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述引入热管理结构，在所述多层互连网络中集成石墨烯基散热片，并形成贯通的热通道，获得元器胚件，具体包括：
8.根据权利要求7所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述在所述粘附促进层上分别沉积一层厚度为10nm至50nm的介电缓冲层，之后还包括：
9.根据权利要求8所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述对所述元器胚件进行封装，覆盖保护性涂层，并定义引出端的连接焊盘，形成嵌入式多层互连电子封装结构，具体包括：
10.一种嵌入式多层互连电子封装结构，其特征在于，采用如权利要求1至9任一项所述的嵌入式多层互连电子封装结构的制备工艺制得，所述嵌入式多层互连电子封装结构包括：
...【技术特征摘要】
1.一种嵌入式多层互连电子封装结构的制备工艺，其特征在于，包括：
2.根据权利要求1所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述提供绝缘基板，在所述绝缘基板的预定位置形成微型嵌槽，具体包括：
3.根据权利要求2所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述加工出预设深度和尺寸的微型嵌槽，使所述微型嵌槽的尺寸与待嵌入的电子组件相匹配，之后还包括：
4.根据权利要求1所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，在所述绝缘基板和嵌入的电子组件上采用沉积技术逐层叠加介电层和导电层，构建多层互连网络，其中，通过深反应离子刻蚀技术形成垂直互连通道，实现各个导电层之间的电连接，具体包括：
5.根据权利要求4所述的嵌入式多层互连电子封装结构的制备工艺，其特征在于，所述在等离子体反应腔中，采用高纵横比的刻蚀工艺参数，对暴露区域进行各向异性刻蚀，形成贯穿所述第一介电层的第一互连通孔，之后还包括：
6...
【专利技术属性】
技术研发人员：冯毅，
申请(专利权)人：深圳中科系统集成技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。