【技术实现步骤摘要】
本公开涉及半导体制造，具体涉及一种n型半导体器件、半导体器件及其制造方法、芯片和电子设备。
技术介绍
1、过往半导体业界通过不断对mos器件的尺寸进行等比例缩小以提高器件的性能和降低器件的成本，但是在传统硅器件接近其物理极限时，尤其是65nm以下时，会出现严重的短沟道效应、器件栅氧化层的隧穿电流很大、及多晶硅栅电阻变大，这样再采用传统的减小特征尺寸来提高器件性能将受到成本和技术的双重限制。
2、应力记忆技术(stress memorization technique，smt)是一种主要提高器件沟道载流子迁移率从而提升器件性能的工艺方法。smt技术主要是利用具有拉应力的氮化硅对n型半导体器件进行作用能使应力转移到半导体器件的沟道区中，使沟道区形成有利于电子迁移率增加的应力结构即具有拉应力结构，这种沟道区的应力结构具有记忆效应即在氮化硅去除后应力依然会保留。但是此工艺比较复杂，且现有smt技术更多的是考虑多晶硅栅对于沟道的张应力改善，很少考虑源漏区位置对于沟道的应力提升研究。
技术实现思路
1、为了解决相关技术中的问题，本公开实施例提供一种n型半导体器件、半导体器件及其制造方法、芯片和电子设备。
2、第一方面，本公开实施例中提供了n型半导体器件的制造方法，包括：
3、提供形成有栅极结构的衬底；
4、对所述栅极结构两侧的衬底进行多次预非晶化(pre-amorphous implantation,pai)注入；其中，除最后一次预非晶化注入外，
5、在最后一次预非晶化注入后对所述栅极结构两侧的衬底进行源漏注入，形成源极和漏极；
6、其中，所述最后一次预非晶化注入的深度大于之前预非晶化注入的深度；以及，所述源漏注入的深度不大于所述最后一次预非晶化注入的深度。
7、在本公开的一种实施方式中，所述预非晶化注入的离子为锗离子，硅离子或者铟离子。
8、在本公开的一种实施方式中，所述低温退火处理的工艺参数包括退火温度500-650℃，退火时间10-30min。
9、在本公开的一种实施方式中，还包括：
10、对所述栅极结构两侧的衬底进行轻掺杂漏注入；
11、其中，所述轻掺杂漏注入在第一次预非晶化注入后与第一次低温退火处理前进行。
12、在本公开的一种实施方式中，所述轻掺杂漏注入的掺杂离子包括bf2和磷中的一种或者两种。
13、在本公开的一种实施方式中，所述轻掺杂漏注入的深度不大于第一次预非晶化注入的深度。
14、第二方面，本公开实施例中提供了半导体器件的制造方法，所述半导体器件包括衬底，以及在所述衬底上形成的nmos区和pmos区；所述nmos区和pmos区分别形成有栅极结构，源极和漏极；其中，所述nmos区的源极和漏极采用如以上任一项所述的制造方法得到；
15、所述制造方法还包括：
16、在所述nmos区和pmos区的表面形成应力记忆层；
17、对所述pmos区对应的应力记忆层进行离子掺杂，然后对所述衬底进行尖峰退火处理。
18、在本公开的一种实施方式中，所述离子掺杂的掺杂离子包括锗离子，硅离子，铟离子或者砷离子。
19、第三方面，本公开实施例中提供了采用第一方面任一项所述的n型半导体器件的制造方法制造得到的n型半导体器件。
20、第四方面，本公开实施例中提供了采用第二方面任一项所述的半导体器件的制造方法制造得到的半导体器件。
21、第五方面，本公开实施例中提供了一种芯片，包括第三方面所述的n型半导体器件或者第四方面所述的半导体器件。
22、第六方面，本公开实施例提供了一种电子设备，包括第三方面所述的n型半导体器件或者第四方面所述的半导体器件。
23、本公开实施例提供的技术效果可以包括以下有益效果：
24、根据本公开实施例提供的技术方案，n型半导体器件的制造方法，包括：提供形成有栅极结构的衬底；对所述栅极结构两侧的衬底进行多次预非晶化注入；其中，除最后一次预非晶化注入外，每一次预非晶化注入后进行一次低温退火处理；在最后一次预非晶化注入后对所述栅极结构两侧的衬底进行源漏注入，形成源极和漏极；其中，所述最后一次预非晶化注入的深度大于之前预非晶化注入的深度；以及，所述源漏注入的深度不大于所述最后一次预非晶化注入的深度。上述技术方案利用对栅极结构两侧的衬底进行多次预非晶化注入，后续在退火的过程中，源漏区的衬底由非晶态向晶态转变时发生体积膨胀对沟道产生应力作用，从而提升了沟道的张应力，进而能够提升电子迁移率。
25、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
本文档来自技高网...【技术保护点】
1.一种N型半导体器件的制造方法，其特征在于，包括：
2.根据权利要求1所述的N型半导体器件的制造方法，其特征在于，所述预非晶化注入的离子为锗离子，硅离子或者铟离子。
3.根据权利要求1所述的N型半导体器件的制造方法，其特征在于，所述低温退火处理的工艺参数包括退火温度500-650℃，退火时间10-30min。
4.根据权利要求1所述的N型半导体器件的制造方法，其特征在于，还包括：
5.根据权利要求4所述的N型半导体器件的制造方法，其特征在于，所述轻掺杂漏注入的掺杂离子包括BF2和磷中的一种或者两种。
6.根据权利要求4所述的N型半导体器件的制造方法，其特征在于，所述轻掺杂漏注入的深度不大于第一次预非晶化注入的深度。
7.一种半导体器件的制造方法，其特征在于，所述半导体器件包括衬底，以及在所述衬底上形成的NMOS区和PMOS区；所述NMOS区和PMOS区分别形成有栅极结构，源极和漏极；其中，所述NMOS区的源极和漏极采用如权利要求1-6任一项所述的制造方法得到；
8.根据权利要求7所述的半导体器件
9.如权利要求1-6任一项所述的N型半导体器件的制造方法制造得到的N型半导体器件。
10.如权利要求7-8任一项所述的半导体器件的制造方法制造得到的半导体器件。
11.一种芯片，其特征在于，包括权利要求9所述的N型半导体器件或者权利要求10所述的半导体器件。
12.一种电子设备，其特征在于，包括权利要求9所述的N型半导体器件或者权利要求10所述的半导体器件。
...【技术特征摘要】
1.一种n型半导体器件的制造方法，其特征在于，包括：
2.根据权利要求1所述的n型半导体器件的制造方法，其特征在于，所述预非晶化注入的离子为锗离子，硅离子或者铟离子。
3.根据权利要求1所述的n型半导体器件的制造方法，其特征在于，所述低温退火处理的工艺参数包括退火温度500-650℃，退火时间10-30min。
4.根据权利要求1所述的n型半导体器件的制造方法，其特征在于，还包括：
5.根据权利要求4所述的n型半导体器件的制造方法，其特征在于，所述轻掺杂漏注入的掺杂离子包括bf2和磷中的一种或者两种。
6.根据权利要求4所述的n型半导体器件的制造方法，其特征在于，所述轻掺杂漏注入的深度不大于第一次预非晶化注入的深度。
7.一种半导体器件的制造方法，其特征在于，所述...
【专利技术属性】
技术研发人员：陈燕宁，刘芳，吴波，丁永康，许凯，吴永玉，邓永峰，李君建，米朝勇，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。