System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 基于高k栅介质与IGTO结构的薄膜晶体管及其制备方法技术_技高网

基于高k栅介质与IGTO结构的薄膜晶体管及其制备方法技术

技术编号:44948476 阅读:3 留言:0更新日期:2025-04-12 01:22
本申请实施例提出一种基于高k栅介质与IGTO结构的薄膜晶体管,包括栅介质层和沟道层,所述栅介质层设置在所述沟道层的下方,所述栅介质层由高K栅介质制成,所述沟道层由In掺杂的IGTO制成。本发明专利技术实施例提供的薄膜晶体管,通过高k栅材料与氧化物半导体IGTO结合,能有效地控制沟道层的电荷,提升器件的电学性能,同时能降低功耗。本申请实施例还提供一种薄膜晶体管的制备方法。

【技术实现步骤摘要】

本申请属于半导体材料,尤其涉及一种基于高k栅介质与igto结构的薄膜晶体管及其制备方法。


技术介绍

1、随着摩尔定律的持续推动,硅基晶体管的尺寸不断缩小,这一趋势在带来计算性能飞速提升的同时,也对半导体器件的制造和设计提出了前所未有的挑战。栅极氧化层作为晶体管中的关键组件,其厚度的不断减小直接引发了隧穿电流增加、功耗增大、可靠性下降等一系列问题。

2、传统的si/sio2结构在晶体管尺寸不断缩小的背景下,已经难以满足未来器件对低功耗和高性能的需求。随着晶体管尺寸的缩小,栅极氧化层的厚度也需要相应减小以保持器件的性能。然而,当栅极氧化层厚度减小到一定程度时,其机械稳定性和化学稳定性都会受到影响,从而导致器件的可靠性下降。在si/sio2结构中,隧穿效应是一个难以避免的问题。随着晶体管尺寸的缩小,隧穿效应变得越来越明显,使得器件的性能和功耗都难以控制。


技术实现思路

1、针对上述相关技术中存在的问题,本专利技术提供了一种基于高k栅介质与igto结构的薄膜晶体管及其制备方法,通过高k栅材料与氧化物半导体igto结合,能有效地控制沟道层的电荷,提升器件的电学性能,同时能降低功耗。

2、第一方面,本申请实施例提出一种基于高k栅介质与igto结构的薄膜晶体管,包括栅介质层和沟道层,所述栅介质层设置在所述沟道层的下方,所述栅介质层由高k栅介质制成,所述沟道层由in掺杂的igto制成。

3、进一步地,所述栅介质层由hflao制成。

4、进一步地,还包括栅电极层,所述栅电极层设置在所述栅介质层的下方,所述栅电极层由p型重掺杂si制成。

5、进一步地,还包括源电极和漏电极,所述源电极和所述漏电极设置在所述沟道层上方。

6、进一步地,还包括基底,所述基底设置在所述栅电极层的下方,所述基底由p型重掺杂si制成。

7、第二方面,本申请实施例还提供一种薄膜晶体管的制备方法,用于制备如以上任一项所述的薄膜晶体管,包括以下步骤:

8、在基底表面采用la靶和hf靶同时溅射沉积hflao薄膜,以形成栅介质层;

9、在沉积完所述hflao薄膜后的基底表面进行氧气等离子体处理;和

10、在沉积完所述hflao薄膜的栅介质层的表面上采用in靶和igto靶同时溅射沉积in掺杂的igto薄膜以形成沟道层。

11、进一步地,所述在基底表面采用la靶和hf靶同时溅射沉积hflao薄膜,以形成栅介质层,包括:

12、采用磁控溅射的方法在所述基底表面采用la靶和hf靶同时溅射沉积所述hflao薄膜,以形成所述栅介质层。

13、进一步地,所述在基底表面采用la靶和hf靶同时溅射沉积hflao薄膜,以形成栅介质层之前,还包括:

14、采用p型重掺杂si材料作为基底并对所述基底进行清洗,并选用p型重掺杂si作为栅电极层。

15、进一步地,所述在沉积完所述hflao薄膜的栅介质层的表面上采用in靶和igto靶同时溅射沉积in掺杂的igto薄膜以形成沟道层,包括:

16、采用磁控溅射的方法在所述hflao薄膜的表面上采用采用in靶和igto靶同时溅射沉积in掺杂的igto薄膜薄膜,以形成所述沟道层。

17、进一步地,在所述在沉积完所述hflao薄膜的栅介质层的表面上采用in靶和igto靶同时溅射沉积in掺杂的igto薄膜以形成沟道层之后,还包括:

18、通过光刻方法在所述沟道层上形成电极图案,然后采用电子束蒸发的方法沉积一层ti薄膜,然后在ti薄膜上采用电子束蒸发的方法沉积一层au薄膜,以形成所述源电极和所述漏电极。

19、本申请实施例提供的薄膜晶体管采用高k材料作为栅介质层,能够显著提高栅电容、降低漏电流、增强器件热稳定性和可靠性,且通过高k材料与氧化物半导体igto的沟道层结合,能有效地控制沟道层的电荷,提升器件的电学性能,同时能降低功耗。

本文档来自技高网...

【技术保护点】

1.一种基于高k栅介质与IGTO结构的薄膜晶体管,其特征在于,包括栅介质层和沟道层,所述栅介质层设置在所述沟道层的下方,所述栅介质层由高K栅介质制成,所述沟道层由In掺杂的IGTO制成。

2.如权利要求1所述的薄膜晶体管,其特征在于,所述栅介质层由HfLaO制成。

3.如权利要求2所述的薄膜晶体管,其特征在于,还包括栅电极层,所述栅电极层设置在所述栅介质层的下方,所述栅电极层由P型重掺杂Si制成。

4.如权利要求2所述的薄膜晶体管,其特征在于,还包括源电极和漏电极,所述源电极和所述漏电极设置在所述沟道层上方。

5.如权利要求2所述的方法,其特征在于,还包括基底,所述基底设置在所述栅电极层的下方,所述基底由P型重掺杂Si制成。

6.一种薄膜晶体管的制备方法,用于制备如权利要求1至5任一项所述的薄膜晶体管,其特征在于,包括以下步骤:

7.如权利要求6所述的方法,其特征在于,所述在基底表面采用La靶和Hf靶同时溅射沉积HfLaO薄膜,以形成栅介质层,包括:

8.如权利要求6所述的方法,其特征在于,所述在基底表面采用La靶和Hf靶同时溅射沉积HfLaO薄膜,以形成栅介质层之前,还包括:

9.如权利要求6所述的方法,其特征在于,所述在沉积完所述HfLaO薄膜的栅介质层的表面上采用In靶和IGTO靶同时溅射沉积In掺杂的IGTO薄膜以形成沟道层,包括:

10.如权利要求6所述的方法,其特征在于,在所述在沉积完所述HfLaO薄膜的栅介质层的表面上采用In靶和IGTO靶同时溅射沉积In掺杂的IGTO薄膜以形成沟道层之后,还包括:

...

【技术特征摘要】

1.一种基于高k栅介质与igto结构的薄膜晶体管,其特征在于,包括栅介质层和沟道层,所述栅介质层设置在所述沟道层的下方,所述栅介质层由高k栅介质制成,所述沟道层由in掺杂的igto制成。

2.如权利要求1所述的薄膜晶体管,其特征在于,所述栅介质层由hflao制成。

3.如权利要求2所述的薄膜晶体管,其特征在于,还包括栅电极层,所述栅电极层设置在所述栅介质层的下方,所述栅电极层由p型重掺杂si制成。

4.如权利要求2所述的薄膜晶体管,其特征在于,还包括源电极和漏电极,所述源电极和所述漏电极设置在所述沟道层上方。

5.如权利要求2所述的方法,其特征在于,还包括基底,所述基底设置在所述栅电极层的下方,所述基底由p型重掺杂si制成。

6.一种薄膜晶体管的制备方法...

【专利技术属性】
技术研发人员:马远骁郑雨杭王业亮
申请(专利权)人:北京理工大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1