【技术实现步骤摘要】
本专利技术涉及储能控制，尤其涉及一种储能变流器控制电路。
技术介绍
1、目前，储能行业控制器多采用dsp+cpld拓扑，该拓扑方式下，dsp和cpld通过spi接口相连接，受dsp控制芯片的spi通信上限速率影响，系统数据传输效率较低。
2、相关技术中提出采用fpga+dsp+arm拓扑架构，但是dsp和arm采用ipc机构结合共享内存的方式实现dsp和arm间的通信，这种方式下arm需要对通信报文进行处理后将对应的数据写入共享内存，然后dsp根据共享内存中的数据进行处理。当数据量剧增时，dsp被迫处理大量数据，影响dsp的实时控制性能，导致对储能变流器控制的实时性降低。
技术实现思路
1、有鉴于此，本专利技术提供了一种储能变流器控制电路，以解决或部分解决现有技术中对储能变流器控制的实时性较低的技术问题。
2、本专利技术提出的技术方案如下：
3、本专利技术提供了一种储能变流器控制电路，包括第一dsp控制器、fpga处理器和arm处理器；第一dsp控制器用于控制储能变流器的运行；fpga处理器分别和第一dsp控制器及arm处理器连接，用于对arm处理器传输的通信数据进行处理并缓存处理结果，第一dsp控制器基于处理结果控制储能变流器运行；arm处理器用于和预设外部管理系统进行数据交互，获取预设外部管理系统的通信数据。
4、本专利技术的一种储能变流器控制电路，通过依次连接的第一dsp控制器、fpga处理器和arm处理器构建dsp+fpga+
5、可选地，第一dsp控制器和fpga处理器通过第一emif总线连接，fpga处理器和arm处理器通过第二emif总线连接，fpga处理器内部设有双口ram，fpga处理器通过双口ram实现第一emif总线和第二emif总线的数据交互。
6、通过第一emif总线和第二emif总线连接第一dsp控制器和arm处理器，并在fpga处理器内部设置双口ram以实现数据交互，提高了数据传输的效率和可靠性，同时双口ram的设计允许fpga同时处理来自两个不同来源的数据，增强了系统的并行处理能力。
7、可选地，第一dsp控制器连接有第一ad采样电路，通过第一ad采样电路采集第一预设信息并把第一预设信息发送给fpga处理器；fpga处理器连接有第三ad采样电路，通过第三ad采样电路采集第三预设信息；fpga处理器基于第一预设信息和第二预设信息实现采样冗余控制。
8、通过第一dsp控制器和fpga处理器分别连接对应的采样电路，可以实现冗余采样，进而提高系统的可靠性和容错能力。
9、可选地，储能变流器控制电路还包括第二dsp控制器和第二adc采样电路，第二dsp控制器分别和第二ad采样电路和第一dsp控制器连接，第二dsp控制器用于通过第二ad采样电路采集第二预设信息并监视第一dsp控制器的运行状态，基于第二预设信息和第一dsp控制器的运行状态控制确定是否关断储能变流器。
10、在该方式中，增加了第二dsp控制器和第二adc采样电路，用于采集第二预设信息并监视第一dsp控制器的运行状态，提供了额外的监控和控制层面，可以在必要时关断储能变流器，提高了系统的安全性。
11、可选地，第一dsp控制器连接有io接口电路，通过io接口电路读取储能变流器的状态信息并对储能变流器进行控制。
12、第一dsp控制器通过io接口电路对储能变流器进行控制，减少了控制延迟，提高了控制精度。
13、可选地，储能变流器控制电路还包括第一隔离电路，第一dsp控制器通过第一隔离电路连接若干路can通信总线。
14、通过设置第一隔离电路可以降低通信干扰，提高通信质量。
15、可选地，fpga处理器连接有sram存储模块、风机控制电路、pwm控制电路和并机io电路，并机io电路通过第二隔离电路连接有并机电路，并机电路采用485接口芯片。
16、通过fpga处理器连接有多种控制电路，包括sram存储模块、风机控制电路、pwm控制电路和并机io电路，简化了电路结构，提高了控制电路的集成度和效率，并机信号采用485接口芯片，可以实现单端转差分功能，提高并机传输效率，降低当并机传输数据量较大时会导致并机失败风险。
17、可选地，arm处理器连接有flash存储模块和tf卡。
18、该方式可以提高通信数据和采集数据的存储效率和存储容量。
19、可选地，储能变流器控制电路还包括第三隔离电路和第四隔离电路，arm处理器通过第三隔离电路连接有指示灯和/或显示屏，arm处理器通过第四隔离电路连接若干485接口芯片和若干can总线。
20、该方式中arm处理器通过第三隔离电路和第四隔离电路连接指示灯、显示屏、485接口芯片和can总线，提高了储能变流器控制电路的安全性，防止了电气干扰和故障传播，同时增加了通信接口，提高了储能变流器控制电路的灵活性和扩展性。
21、可选地，储能变流器控制电路还包括phy芯片和高频变压器，arm处理器依次通过phy芯片和高频变压器连接若干以太网接口，通过若干以太网接口和预设外部管理系统进行数据交互。
22、通过phy芯片和高频变压器外扩若干路以太网，支持网口冗余通信和环网通信功能，提升储能变流器控制电路的通信可靠性。
本文档来自技高网...【技术保护点】
1.一种储能变流器控制电路，其特征在于，包括第一DSP控制器、FPGA处理器和ARM处理器；
2.根据权利要求1所述的储能变流器控制电路，其特征在于，所述第一DSP控制器和所述FPGA处理器通过第一EMIF总线连接，所述FPGA处理器和所述ARM处理器通过第二EMIF总线连接，所述FPGA处理器内部设有双口RAM，所述FPGA处理器通过所述双口RAM实现所述第一EMIF总线和所述第二EMIF总线的数据交互。
3.根据权利要求1所述的储能变流器控制电路，其特征在于，所述第一DSP控制器连接有第一AD采样电路，通过所述第一AD采样电路采集第一预设信息并把第一预设信息发送给所述FPGA处理器；
4.根据权利要求1所述的储能变流器控制电路，其特征在于，储能变流器控制电路还包括第二DSP控制器和第二ADC采样电路，所述第二DSP控制器分别和所述第二AD采样电路和所述第一DSP控制器连接，所述第二DSP控制器用于通过所述第二AD采样电路采集第二预设信息并监视所述第一DSP控制器的运行状态，基于所述第二预设信息和所述第一DSP控制器的运行状态控制确定是否关断
5.根据权利要求1所述的储能变流器控制电路，其特征在于，所述第一DSP控制器连接有IO接口电路，通过所述IO接口电路读取储能变流器的状态信息并对储能变流器进行控制。
6.根据权利要求1所述的储能变流器控制电路，其特征在于，储能变流器控制电路还包括第一隔离电路，所述第一DSP控制器通过所述第一隔离电路连接若干路CAN通信总线。
7.根据权利要求1所述的储能变流器控制电路，其特征在于，所述FPGA处理器连接有SRAM存储模块、风机控制电路、PWM控制电路和并机IO电路，所述并机IO电路通过第二隔离电路连接有并机电路，所述并机电路采用485接口芯片。
8.根据权利要求1所述的储能变流器控制电路，其特征在于，所述ARM处理器连接有FLASH存储模块和TF卡。
9.根据权利要求1所述的储能变流器控制电路，其特征在于，储能变流器控制电路还包括第三隔离电路和第四隔离电路，所述ARM处理器通过所述第三隔离电路连接有指示灯和/或显示屏，所述ARM处理器通过所述第四隔离电路连接若干485接口芯片和若干CAN总线。
10.根据权利要求9所述的储能变流器控制电路，其特征在于，储能变流器控制电路还包括PHY芯片和高频变压器，所述ARM处理器依次通过所述PHY芯片和所述高频变压器连接若干以太网接口，通过若干以太网接口和所述预设外部管理系统进行数据交互。
...【技术特征摘要】
1.一种储能变流器控制电路，其特征在于，包括第一dsp控制器、fpga处理器和arm处理器；
2.根据权利要求1所述的储能变流器控制电路，其特征在于，所述第一dsp控制器和所述fpga处理器通过第一emif总线连接，所述fpga处理器和所述arm处理器通过第二emif总线连接，所述fpga处理器内部设有双口ram，所述fpga处理器通过所述双口ram实现所述第一emif总线和所述第二emif总线的数据交互。
3.根据权利要求1所述的储能变流器控制电路，其特征在于，所述第一dsp控制器连接有第一ad采样电路，通过所述第一ad采样电路采集第一预设信息并把第一预设信息发送给所述fpga处理器；
4.根据权利要求1所述的储能变流器控制电路，其特征在于，储能变流器控制电路还包括第二dsp控制器和第二adc采样电路，所述第二dsp控制器分别和所述第二ad采样电路和所述第一dsp控制器连接，所述第二dsp控制器用于通过所述第二ad采样电路采集第二预设信息并监视所述第一dsp控制器的运行状态，基于所述第二预设信息和所述第一dsp控制器的运行状态控制确定是否关断储能变流器。
5.根据权利要求1所述的储能变流器控制电路，其特征在于，所述第一dsp控制器连接有io接口电...
【专利技术属性】
技术研发人员：施敏捷，王中照，
申请(专利权)人：苏州精控能源科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。