System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 用于存储器装置接口的串行直通技术制造方法及图纸_技高网

用于存储器装置接口的串行直通技术制造方法及图纸

技术编号:44930317 阅读:7 留言:0更新日期:2025-04-08 19:11
本申请案涉及用于存储器装置接口的串行直通技术。存储器接口电路系统可经配置以经由具有第一组端子的第一接口接收命令以将所述存储器接口电路系统配置为直通模式。作为所述直通模式的部分,所述存储器接口电路系统可经由所述第一接口从外部装置接收数据且经由具有第二组端子的第二接口将所述数据输出到一或多个存储器装置。在一些实例中,所述接收数据可与写入突发相关联,其中所述存储器接口电路系统可串行接收所述数据的多个部分以写入到所述存储器接口电路系统的缓冲器。在达到数据的阈值数量之后,所述缓冲器可经由所述第二接口将所述数据的所述部分输出到所述一或多个存储器装置。

【技术实现步骤摘要】

涉及用于存储器装置接口的串行直通技术


技术介绍

1、存储器装置广泛用于存储例如计算机、用户装置、无线通信装置、相机、数字显示器及其它的装置中的信息。信息通过将存储器装置内的存储器单元编程到各种状态来存储。例如,二进制存储器单元可编程到通常由逻辑1或逻辑0表示的两种支持状态中的一者。在一些实例中,单个存储器单元可支持多于两种状态,其中的任一者可被存储。为了存取存储信息,存储器装置可读取(例如感测、检测、检索、确定)来自存储器单元的状态。为了存储信息,存储器装置可将状态写入(例如编程、设置、指派)到存储器单元。

2、存在各种类型的存储器装置,其包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)、自选择存储器、硫属化物存储器技术、或非(nor)及与非(nand)存储器装置及其它。存储器单元可依据易失性配置或非易失性配置进行描述。配置成非易失性配置的存储器单元可长时间维持存储逻辑状态,即使缺少外部电源。配置成易失性配置的存储器单元会在与外部电源断开时丢失存储状态。


技术实现思路

1、描述一种存储器系统。所述存储器系统可包含:存储器接口电路系统,其可操作以与一或多个存储器装置耦合;及处理电路系统,其与所述存储器接口电路系统耦合且经配置以使得所述存储器系统:在所述存储器接口电路系统处,经由多个第一端子接收命令以配置所述存储器接口电路系统接收与写入突发相关联的数据,所述多个第一端子与第一数量的端子相关联;在第一持续时间期间,至少部分基于经由所述多个第一端子接收所述数据的第一部分而将所述数据的所述第一部分写入到所述存储器接口电路系统的缓冲器;在所述第一持续时间之后的第二持续时间期间,至少部分基于经由所述多个第一端子接收所述数据的第二部分而将所述数据的所述第二部分写入到所述存储器接口电路系统的所述缓冲器;至少部分基于确定写入到所述缓冲器的数据量满足阈值而经由多个第二端子将所述数据的所述第一部分及所述数据的所述第二部分从所述缓冲器输出到所述一或多个存储器装置,所述多个第二端子与大于所述第一数量的端子的第二数量的端子相关联。

2、描述一种存储器系统。所述存储器系统可包含:存储器接口电路系统,其可操作以与一或多个存储器装置耦合;及处理电路系统,其与所述存储器接口电路系统耦合且经配置以使得所述存储器系统:在所述存储器接口电路系统处,经由多个第一端子接收第一命令以写入所述一或多个存储器装置的指示,所述多个第一端子与第一数量的端子相关联;至少部分基于接收所述第一命令而将所述一或多个存储器装置的所述指示写入到所述存储器接口电路系统;在所述存储器接口电路系统处,经由所述多个第一端子接收第二命令以配置所述存储器接口电路系统至少部分基于写入所述指示而产生数据序列;至少部分基于产生所述数据序列而将所述数据序列的第一部分写入到所述存储器接口电路系统的缓冲器;至少部分基于确定写入到所述缓冲器的数据量满足阈值而经由多个第二端子将所述数据序列的所述第一部分从所述缓冲器输出到所述一或多个存储器装置;及至少部分基于产生所述数据序列且传送所述第一部分而将所述数据序列的第二部分写入到所述缓冲器。

3、描述一种系统。所述系统可包含:一或多个存储器装置;多个第一端子;多个第二端子;存储器系统控制器,其与所述一或多个存储器装置耦合且与所述多个第二端子耦合;及存储器接口电路系统,其与所述一或多个存储器装置耦合且与所述多个第一端子耦合,所述存储器接口电路系统包括缓冲器且经配置以:经由所述多个第一端子接收命令以配置所述存储器接口电路系统接收与写入突发相关联的数据;在第一持续时间期间,经由所述多个第一端子接收写入到所述缓冲器的所述数据的第一部分;在所述第一持续时间之后的第二持续时间期间,经由所述多个第一端子接收写入到所述缓冲器的所述数据的第二部分;及至少部分基于确定写入到所述缓冲器的数据量满足阈值而将所述数据的所述第一部分及所述数据的所述第二部分从所述缓冲器并发输出到所述一或多个存储器装置中的至少一者。

本文档来自技高网...

【技术保护点】

1.一种存储器系统,其包括:

2.根据权利要求1所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

3.根据权利要求2所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

4.根据权利要求1所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

5.根据权利要求1所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

6.根据权利要求5所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

7.根据权利要求1所述的存储器系统,其中所述数据的所述第一部分及所述数据的所述第二部分经由所述多个第二端子并发输出。

8.根据权利要求1所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

9.根据权利要求8所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

10.根据权利要求1所述的存储器系统,其中输出所述数据的所述第一部分及所述数据的所述第二部分经配置以使得所述存储器系统:

11.根据权利要求1所述的存储器系统,其中输出所述数据的所述第一部分及所述数据的所述第二部分经配置以使得所述存储器系统:

12.根据权利要求1所述的存储器系统,其中所述存储器接口电路系统的总线包括所述多个第一端子、一或多个第三端子及第四端子,且所述多个第一端子与传达命令、地址及数据相关联,所述一或多个第三端子与传达所述一或多个存储器装置的指示相关联,且所述第四端子与传达时钟信号相关联。

13.根据权利要求1所述的存储器系统,其中所述多个第一端子与单独命令地址SCA接口相关联且所述多个第二端子与开放式NAND快闪接口ONFI相关联。

14.一种存储器系统,其包括:

15.根据权利要求14所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

16.根据权利要求14所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

17.根据权利要求14所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

18.根据权利要求17所述的存储器系统,其中执行所述错误评估经配置以使得所述存储器系统:

19.一种系统,其包括:

20.根据权利要求19所述的系统,其中所述存储器接口电路系统经配置以绕过所述存储器系统控制器用于与所述一或多个存储器装置通信。

...

【技术特征摘要】

1.一种存储器系统,其包括:

2.根据权利要求1所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

3.根据权利要求2所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

4.根据权利要求1所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

5.根据权利要求1所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

6.根据权利要求5所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

7.根据权利要求1所述的存储器系统,其中所述数据的所述第一部分及所述数据的所述第二部分经由所述多个第二端子并发输出。

8.根据权利要求1所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

9.根据权利要求8所述的存储器系统,其中所述处理电路系统进一步经配置以使得所述存储器系统:

10.根据权利要求1所述的存储器系统,其中输出所述数据的所述第一部分及所述数据的所述第二部分经配置以使得所述存储器系统:

11.根据权利要求1所述的存储器系统,其中输出所述数据的所述第一部分及所述数据的所述第二...

【专利技术属性】
技术研发人员:S·汉纳J·S·帕里
申请(专利权)人:美光科技公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1