System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及电感器,特别是涉及一种层叠电感器及其制造方法。
技术介绍
1、电感器是一种常见的电子元器件,其在电路中主要起到滤波、振荡、延迟、陷波、筛选信号、过滤噪声、稳定电流及抑制电磁波干扰等作用。根据结构不同,可以将电感器分为绕线电感器、薄膜电感器、叠层电感器等,其中叠层电感器具有小型化和轻薄化的特点,被广泛用于小型电路中。目前的叠层电感器通过丝网印刷将导体浆料印刷在绝缘层上以形成卷绕导体,然而由于卷绕导体的线宽较小,印刷时容易出现导体图案线宽过窄、断路等不良情况,并且在印刷时,垂直于印刷方向的部分卷绕导体的不良率会明显高于平行印刷方向的部分,这会导致线圈阻值偏高,叠层电感器的合格率下降。
技术实现思路
1、本专利技术的目的是提供一种层叠电感器,提高了卷绕导体的良率,并且提高了层叠电感器的合格率。
2、为了实现上述目的,一方面本专利技术提供了一种层叠电感器,包括:
3、层叠体,包括多个沿所述层叠体的高度方向层叠布置的绝缘层;
4、线圈导体,设于所述层叠体内,所述线圈导体包括多组相连接的卷绕导体和贯通导体,所述卷绕导体设于所述绝缘层的表面,所述贯通导体贯穿所述绝缘层,位于层叠体最上端的所述卷绕导体与第一引出端连接,位于层叠体最下端的所述卷绕导体与第二引出端连接;
5、两组外电极,沿所述层叠体的长度方向对应安装于所述层叠体的两端,两组所述外电极分别与所述第一引出端和所述第二引出端电连接;
6、其中,沿所述层叠体的宽度方向的
7、在一些实施例中,所述卷绕导体呈多边形、圆形、椭圆形和曲边四边形中的一种。
8、在一些实施例中,沿所述层叠体的长度方向的所述卷绕导体的线宽记为dy,则满足30μm≤dy≤100μm。
9、在一些实施例中,沿所述层叠体的宽度方向的所述卷绕导体的线宽记为dx,与dy的差值d=|dx-dy|,则满足0.03≤d/dy≤0.2。
10、另一方面本专利技术提供了一种层叠电感器的制造方法,包括:
11、提供绝缘层,在所述绝缘层上形成通孔;
12、在所述绝缘层的表面印刷导体浆料形成卷绕导体,并在所述通孔中填所述充导体浆料形成贯通导体,使所述卷绕导体与所述贯通导体连接,其中沿所述层叠体的宽度方向的所述卷绕导体的线宽与沿所述层叠体的长度方向的所述卷绕导体的线宽不相等;
13、将多个所述绝缘层通过层叠布置形成层叠体的生坯;
14、将所述层叠体的生坯经过排胶、烧结和外电极制作得到所述叠层电感器。
15、在一些实施例中,当所述层叠体的宽度方向垂直于印刷加工的方向时,令沿所述层叠体的宽度方向的所述卷绕导体的线宽大于沿所述层叠体的长度方向的所述卷绕导体的线宽。
16、在一些实施例中,当所述层叠体的长度方向垂直于印刷加工的方向时,令沿所述层叠体的长度方向的所述卷绕导体的线宽大于沿所述层叠体的宽度方向的所述卷绕导体的线宽。
17、在一些实施例中,所述导体浆料的触变性指数为2-3。
18、在一些实施例中,所述导体浆料的触变性指数为3-5。
19、本专利技术提供一种层叠电感器及其制造方法,与现有技术相比,其有益效果在于:
20、本专利技术通过对垂直于印刷加工方向的所述卷绕导体的线宽做加宽补偿,能够避免印刷后导体图案线宽过窄、断路等不良情况,进而提高卷绕导体印刷的良率,保证线圈导体的阻值不至于偏高,提高叠层电感器的合格率。
本文档来自技高网...【技术保护点】
1.一种层叠电感器,其特征在于,包括:
2.根据权利要求1所述的层叠电感器,其特征在于,所述卷绕导体呈多边形、圆形、椭圆形和曲边四边形中的一种。
3.根据权利要求1所述的层叠电感器,其特征在于,沿所述层叠体的长度方向的所述卷绕导体的线宽记为Dy,则满足30μm≤Dy≤100μm。
4.根据权利要求3所述的层叠电感器,其特征在于,沿所述层叠体的宽度方向的所述卷绕导体的线宽记为Dx,与Dy的差值d=|Dx-Dy|,则满足0.03≤d/Dy≤0.2。
5.一种如权利要求1-4任一项所述的层叠电感器的制造方法,其特征在于,包括:
6.根据权利要求5所述的层叠电感器的制造方法,其特征在于,当所述层叠体的宽度方向垂直于印刷加工的方向时,令沿所述层叠体的宽度方向的所述卷绕导体的线宽大于沿所述层叠体的长度方向的所述卷绕导体的线宽。
7.根据权利要求5所述的层叠电感器的制造方法,其特征在于,当所述层叠体的长度方向垂直于印刷加工的方向时,令沿所述层叠体的长度方向的所述卷绕导体的线宽大于沿所述层叠体的宽度方向的所述卷绕导体的线宽。
8.根据权利要求5所述的层叠电感器的制造方法,其特征在于,所述导体浆料的触变性指数为2-3,此时d/Dy的值为0.03-0.1。
9.根据权利要求5所述的层叠电感器的制造方法,其特征在于,所述导体浆料的触变性指数为3-5,此时d/Dy的值为0.1~0.2。
...【技术特征摘要】
1.一种层叠电感器,其特征在于,包括:
2.根据权利要求1所述的层叠电感器,其特征在于,所述卷绕导体呈多边形、圆形、椭圆形和曲边四边形中的一种。
3.根据权利要求1所述的层叠电感器,其特征在于,沿所述层叠体的长度方向的所述卷绕导体的线宽记为dy,则满足30μm≤dy≤100μm。
4.根据权利要求3所述的层叠电感器,其特征在于,沿所述层叠体的宽度方向的所述卷绕导体的线宽记为dx,与dy的差值d=|dx-dy|,则满足0.03≤d/dy≤0.2。
5.一种如权利要求1-4任一项所述的层叠电感器的制造方法,其特征在于,包括:
6.根据权利要求5所述的层叠电感器的制造方法,其特...
【专利技术属性】
技术研发人员:邱基华,马艳红,
申请(专利权)人:潮州三环集团股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。