【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种半导体器件及其制备方法、芯片、电子设备。
技术介绍
1、随着现代电子技术的不断发展，对半导体材料提出了更高的要求，尤其是在高压、高频、高功率、高温以及抗辐射等领域。宽禁带半导体材料，如碳化硅(sic)，因其优异的性能成为了制备功率电子器件的理想材料。碳化硅具有宽禁带、高临界击穿场强、高饱和电子迁移率、高熔点和高热导率等优势，能够满足高性能功率电子器件的需求。
2、在碳化硅功率器件中，碳化硅金属氧化物半导体场效应晶体管(mosfet，metal-oxide-semiconductor field-effect transistor)凭借其开关速度快、耐高压、低功耗等优点，广泛应用于高频高压功率电子设备。碳化硅mosfet的结构包括平面型和沟槽型两种。沟槽碳化硅mosfet采用竖直沟道设计，相较于平面型，沟槽型器件具有更高的电子迁移率，能够实现更低的导通电阻，且具有优异的高温性能和更好的稳定性。基于这些优势，沟槽型碳化硅mosfet展现出广阔的应用前景。
3、然而，沟槽型mosfet中，沟槽底部易发生电流隧穿效应，造成器件失效。因此，期待一种改进的半导体器件，能够解决上述问题。
技术实现思路
1、本公开的实施例提供一种半导体器件及其制备方法、芯片、电子设备，旨在解决沟槽型半导体器件中，沟槽底部易发生电流隧穿效应，造成器件失效的问题。
2、为达到上述目的，本公开的实施例采用如下技术方案：
3、一方面，提供一种半
4、上述半导体器件中，通过在凹槽的底部设置改性层，使得设于改性层上的栅介质层的厚度大于设于凹槽的侧壁面上的栅介质层的厚度，能够提高设于改性层上的栅介质层的击穿强度，使得半导体器件能够在更高的电压下工作而不发生栅介质层被击穿的情况，从而提高半导体器件的击穿电压，显著提高半导体器件的长期可靠性。同时，在高频、大电流、高温等工作环境下，击穿强度的提高能够有效减少热载流子注入效应，从而延长半导体器件的使用寿命。
5、并且，设于改性层上的栅介质层的厚度大于设于凹槽的侧壁面上的栅介质层的厚度，意味着在凹槽底部的栅介质层厚度满足实际应用需求的情况下，半导体器件中设于凹槽的侧壁面上的栅介质层厚度更小，能够降低半导体器件的阈值电压，从而减小半导体器件的功耗以及提高其开关效率。
6、改性层120的材料包括多晶硅，栅极140形成的部分电场无法穿透作导电材料的多晶硅，从而在一定程度上实现电场屏蔽作用。
7、在一种可行的实施例中，所述改性层的材料包括多晶硅。
8、在衬底的材料包括碳化硅的情况下，栅介质层在多晶硅表面的沉积速率大于栅介质层在碳化硅表面的沉积速率，从而令设于改性层上的栅介质层的厚度大于设于凹槽的侧壁面上的栅介质层的厚度。
9、在一种可行的实施例中，所述衬底的材料包括碳化硅。
10、由于栅介质层在包括多晶硅的改性层表面的沉积速率大于在包括碳化硅的凹槽的侧壁面的沉积速率，因此使得在相同沉积时间下，设于改性层上的栅介质层的厚度大于设于凹槽的侧壁面上的栅介质层的厚度。
11、在一种可行的实施例中，半导体器件还包括：离子注入区，位于所述衬底内；所述离子注入区的表面包括所述凹槽的至少部分侧壁面；所述栅介质层在所述离子注入区表面的沉积速率，小于所述栅介质层在所述改性层表面的沉积速率。
12、通过在凹槽的侧壁面进行离子注入以形成离子注入区，以此保证栅介质层在包括氧化硅的离子注入区表面的沉积速率小于栅介质层在包括多晶硅的改性层表面的沉积速率，从而使得改性层上的厚度大于凹槽的侧壁面上的厚度的栅介质层。
13、并且，由于栅介质层在包括氧化硅的离子注入区表面的沉积速率，小于在包括碳化硅的衬底的未进行离子注入的区域表面的沉积速率，因此，相比直接在衬底材料的沟槽侧壁上沉积栅介质层，可以进一步降低栅介质层在凹槽的侧壁面表面的沉积速率，从而令设于离子注入区表面的栅介质层厚度更小，也即在凹槽侧壁上的栅介质层的厚度一定的前提下，可以获得更厚的改性层上的栅介质层的厚度，即半导体器件具有更大的击穿强度和更低的阈值电压。
14、在一种可行的实施例中，所述离子注入区包括氧离子。
15、在一种可行的实施例中，所述凹槽包括第一子凹槽和第二子凹槽；所述第一子凹槽的开口位于所述第一表面；所述第二子凹槽位于所述第一子凹槽远离所述第一表面的一侧，所述第二子凹槽与所述第一子凹槽连通，所述第二子凹槽的开口尺寸小于所述第一子凹槽的开口尺寸；所述改性层至少设于所述第二子凹槽的底面。
16、半导体器件中，不同开口尺寸的第一子凹槽和第二子凹槽形成台阶结构的凹槽，继而使得形成在凹槽内的栅介质层也具有台阶结构，能够有效调节电场分布，降低电场集中度，从而提高半导体器件的击穿电压。同时，栅极也能更均匀的控制沟道电流，避免因电场分布不均匀导致的短沟道效应以及阈值电压波动，提升半导体器件的器件性能和稳定性。
17、在一种可行的实施例中，所述改性层还设于所述第二子凹槽的侧壁面。
18、改性层设于第二子凹槽的底面和侧壁面，由于设于改性层上的栅介质层厚度更大，因而位于第二子凹槽内的栅介质层厚度更大，与台阶结构的栅介质层配合，能够有效调节电场分布，降低电场集中度，从而提高半导体器件的击穿电压。
19、在一种可行的实施例中，所述离子注入区的表面包括所述第一子凹槽的侧壁面。
20、在一种可行的实施例中，所述离子注入区的表面还包括所述第一子凹槽的底面。
21、离子注入区的表面包括第一子凹槽的侧壁面和底面，这样设置离子注入区能够让设于第一子凹槽的侧壁面和底面的栅介质层具有较好的厚度均一性，从而改善其电场分布。
22、在一种可行的实施例中，设于所述改性层上的栅介质层的厚度大于或等于500埃，且小于或等于900埃。
23、在一种可行的实施例中，所述衬底包括：沿所述衬底的厚度方向设置的基区和漂移区，所述漂移区相比于所述基区远离所述第一表面；所述凹槽贯穿所述基区，且所述凹槽的底面位于所述漂移区。
24、另一方面，提供一种芯片，包括封装基板和上述的半导体器件，所述封装基板与所述半导体器件耦接。
25、又一方面，提供一种电子设备，包括电路板和上述芯片，所述芯片设置于所述电路板之上。
26、再一方面，提供一种半导体器件的制备方法，包括：刻蚀衬底以形成凹槽，所述衬底包括在自身厚度方向本文档来自技高网...
【技术保护点】
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述改性层的材料包括多晶硅。
3.根据权利要求1所述的半导体器件，其特征在于，所述衬底的材料包括碳化硅。
4.根据权利要求1所述的半导体器件，其特征在于，还包括：
5.根据权利要求4所述的半导体器件，其特征在于，所述离子注入区包括氧离子。
6.根据权利要求4或5所述的半导体器件，其特征在于，所述凹槽包括第一子凹槽和第二子凹槽；
7.根据权利要求6所述的半导体器件，其特征在于，所述改性层还设于所述第二子凹槽的侧壁面。
8.根据权利要求6所述的半导体器件，其特征在于，所述离子注入区的表面包括所述第一子凹槽的侧壁面。
9.根据权利要求8所述的半导体器件，其特征在于，所述离子注入区的表面还包括所述第一子凹槽的底面。
10.根据权利要求1至5、7至9中任一项所述的半导体器件，其特征在于，设于所述改性层上的栅介质层的厚度大于或等于500埃，且小于或等于900埃。
11.根据权利要求1至5
12.一种芯片，其特征在于，包括封装基板和如权利要求1-11中任一项所述的半导体器件，所述封装基板与所述半导体器件耦接。
13.一种电子设备，其特征在于，包括电路板和如权利要求12所述芯片，所述芯片设置于所述电路板之上。
14.一种半导体器件的制备方法，其特征在于，包括：
15.根据权利要求14所述的制备方法，其特征在于，所述在所述凹槽的底面形成改性层之后，还包括：
16.根据权利要求14所述的制备方法，其特征在于，所述栅介质层在所述改性层表面的沉积速率，大于所述栅介质层在所述凹槽的侧壁面的沉积速率。
17.根据权利要求15所述的制备方法，其特征在于，所述栅介质层在所述离子注入区表面的沉积速率，小于所述栅介质层在所述改性层表面的沉积速率。
18.根据权利要求15所述的制备方法，其特征在于，所述栅介质层在所述离子注入区表面的沉积速率，小于在所述衬底的未进行离子注入的区域表面的沉积速率。
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述改性层的材料包括多晶硅。
3.根据权利要求1所述的半导体器件，其特征在于，所述衬底的材料包括碳化硅。
4.根据权利要求1所述的半导体器件，其特征在于，还包括：
5.根据权利要求4所述的半导体器件，其特征在于，所述离子注入区包括氧离子。
6.根据权利要求4或5所述的半导体器件，其特征在于，所述凹槽包括第一子凹槽和第二子凹槽；
7.根据权利要求6所述的半导体器件，其特征在于，所述改性层还设于所述第二子凹槽的侧壁面。
8.根据权利要求6所述的半导体器件，其特征在于，所述离子注入区的表面包括所述第一子凹槽的侧壁面。
9.根据权利要求8所述的半导体器件，其特征在于，所述离子注入区的表面还包括所述第一子凹槽的底面。
10.根据权利要求1至5、7至9中任一项所述的半导体器件，其特征在于，设于所述改性层上的栅介质层的厚度大于或等于500埃，且小于或等于900埃。
【专利技术属性】
技术研发人员：庄琼阳，顾才鑫，罗曦溪，胡浩林，万玉喜，
申请(专利权)人：深圳平湖实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。