【技术实现步骤摘要】
本技术涉及一种f0：175mhz高抑制低带宽无源带通滤波器的电路结构，属于无源带通滤波器。
技术介绍
1、如图7-8所示的带通滤波器，包括外壳和封装在外壳内的线圈以及设置在外壳底部的引脚，引脚包括左右射频输入输出以及底部大面积接地。
2、现有的带通滤波器在同尺寸下无法满足插入损耗小于等于7db时，同时f0±25mhz外抑制大于等于60dbc，且3db带宽为4±1mhz。
3、现有的带通滤波器采用常规椭圆或切比雪夫模型，电感数量较多，对于这种小封装的带通滤波器不适用，且对于低频带通电感多为大大电感，绕制难度很大。
技术实现思路
1、本技术要解决的技术问题是：提供一种f0：175mhz高抑制低带宽无源带通滤波器的电路结构，以解决上述现有技术中存在的问题。
2、本技术采取的技术方案为：一种f0：175mhz高抑制低带宽无源带通滤波器的电路结构包括电容c1、电容c2、电容c3、电容c4、电容c5、电容c6、电容c7、电容c8、电容c9、电感l1、电感l2、电感l3和电感l4，电容c1一端连接到输入端和电感l1的一端，电感l1的另一端连接到电容c2和电容c3的一端，电容c3的另一端连接到电容c4、电感l2和电容c5的一端，电容c5的另一端连接到电容c6、电感l3和电容c7的一端，电容c7的另一端连接到电容c8和电感l4的一端，电感l4的另一端连接到输出端和电容c9，电容c1、电容c2、电容c4、电容c6、电容c8、电容c9、电感l2和电感l3另一端连接到接
3、进一步地，上述电感l1、电感l2、电感l3和电感l4的磁环采用t0-0，其中3颗t0-0叠加绕制。
4、本技术的有益效果：与现有技术相比，本技术的效果如下：
5、1)产品尺寸小，为20×10×5(±0.2)mm，通过优化电路，减少电感数量使其较常规25×15×5(±0.2)mm要小；电感只有4颗，调试及布局难度大大降低；
6、2)滤波器磁环电感使用3颗t0-0叠加绕制而成，使得圈数较常规要小，体积也得以大幅度减小，q值比常规电感高，在小封装带通滤波器里优势极大，能减小带通滤波器损耗，同时大大降低封盖对带通滤波器指标的影响；
7、3)电感采用3颗t0-0叠加绕制，同样圈数下提高电感量。
本文档来自技高网...【技术保护点】
1.一种F0：175MHz高抑制低带宽无源带通滤波器的电路结构，其特征在于：包括电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电感L1、电感L2、电感L3和电感L4，电容C1一端连接到输入端和电感L1的一端，电感L1的另一端连接到电容C2和电容C3的一端，电容C3的另一端连接到电容C4、电感L2和电容C5的一端，电容C5的另一端连接到电容C6、电感L3和电容C7的一端，电容C7的另一端连接到电容C8和电感L4的一端，电感L4的另一端连接到输出端和电容C9，电容C1、电容C2、电容C4、电容C6、电容C8、电容C9、电感L2和电感L3另一端连接到接地端。
2.根据权利要求1所述的一种F0：175MHz高抑制低带宽无源带通滤波器的电路结构，其特征在于：电感L1、电感L2、电感L3和电感L4的磁环采用T0-0，其中3颗T0-0叠加绕制。
【技术特征摘要】
1.一种f0：175mhz高抑制低带宽无源带通滤波器的电路结构，其特征在于：包括电容c1、电容c2、电容c3、电容c4、电容c5、电容c6、电容c7、电容c8、电容c9、电感l1、电感l2、电感l3和电感l4，电容c1一端连接到输入端和电感l1的一端，电感l1的另一端连接到电容c2和电容c3的一端，电容c3的另一端连接到电容c4、电感l2和电容c5的一端，电容c5的另一端连接到电容c6、电感l3...
【专利技术属性】
技术研发人员：陈俊佐，邓世春，李青，吴妃堂，贺明三，陈伟，
申请(专利权)人：贵阳信络电子有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。