【技术实现步骤摘要】
本专利技术涉及一种半导体制作工艺，且特别是涉及一种用于曝光制作工艺的拼接方法(stitching method)。
技术介绍
1、目前发展出一种将半导体芯片堆叠或并排在中介层(interposer)上的半导体封装。由于中介层的尺寸大于光掩模的尺寸，因此需要通过光刻拼接(lithographystitching)法来形成中介层上的电路图案。然而，若拼接制作工艺的制作工艺裕度(process window)小，则位于拼接处的光致抗蚀剂图案容易产生变形，而无法获得预期的光致抗蚀剂图案。
技术实现思路
1、本专利技术提供一种用于曝光制作工艺的拼接方法，其可有效地提升拼接制作工艺的制作工艺裕度。
2、本专利技术提出一种用于曝光制作工艺的拼接方法，包括以下步骤。提供晶圆。晶圆包括多个中介层区。每个中介层区包括逻辑芯片区、第一存储器芯片区与第二存储器芯片区。逻辑芯片区位于第一存储器芯片区与第二存储器芯片区之间。在晶圆上形成光致抗蚀剂层。使用第一光掩模对光致抗蚀剂层进行多个第一曝光制作工艺，而在光致抗蚀剂层中形成多个第一曝射区(shot region)。使用第二光掩模对光致抗蚀剂层进行多个第二曝光制作工艺，而在光致抗蚀剂层中形成多个第二曝射区。多个第一曝射区与多个第二曝射区在第一方向上交替排列。多个第一曝射区与多个第二曝射区重叠而形成多个拼接区。每个拼接区不位于逻辑芯片区中。
3、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个中介层区中的逻辑芯片区可
4、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个第一曝射区的尺寸可等于或大于每个第二曝射区的尺寸。
5、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个中介层区中的第一存储器芯片区可位于对应的第二曝射区中。
6、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个中介层区中的第一存储器芯片区还可位于对应的第一曝射区中。
7、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个中介层区中的第二存储器芯片区可位于对应的第二曝射区中。
8、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个中介层区中的第二存储器芯片区还可位于对应的第一曝射区中。
9、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个第一曝射区可重叠于对应的中介层区中的逻辑芯片区。
10、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个第一曝射区还可重叠于对应的中介层区中的第一存储器芯片区与第二存储器芯片区。
11、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个第二曝射区可重叠于相邻两个中介层区中的一者的第一存储器芯片区以及相邻两个中介层区中的另一者的第二存储器芯片区。
12、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，在每个中介层区中可具有两个拼接区。
13、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，两个拼接区的一者可位于对应的中介层区中的逻辑芯片区与第一存储器芯片区之间。
14、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，两个拼接区的另一者可位于对应的中介层区中的逻辑芯片区与第二存储器芯片区之间。
15、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，两个拼接区的一者可重叠于对应的中介层区中的第一存储器芯片区。
16、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，两个拼接区的另一者可重叠于对应的中介层区中的第二存储器芯片区。
17、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，晶圆还可包括多个第一切割道区与多个第二切割道区。多个第一切割道区可在第一方向上延伸且可在第二方向上排列。多个第二切割道区可在第二方向上延伸且可在第一方向上排列。第一方向可相交于第二方向。多个第一切割道区可相交于多个第二切割道区。
18、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，多个第一切割道区与多个第二切割道区可定义出多个中介层区。
19、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，第一方向可垂直于第二方向。
20、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个第一曝射区可重叠于对应的第一切割道区。
21、依照本专利技术的一实施例所述，在上述用于曝光制作工艺的拼接方法中，每个第二曝射区可重叠于对应的第一切割道区与对应的第二切割道区。
22、基于上述，在本专利技术所提出的用于曝光制作工艺的拼接方法中，由于拼接区不位于具有复杂电路图案的逻辑芯片区中，因此可有效地提升拼接制作工艺的制作工艺裕度。如此一来，在对光致抗蚀剂层进行显影制作工艺之后，可获得预期的光致抗蚀剂图案。
23、为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
本文档来自技高网...【技术保护点】
1.一种用于曝光制作工艺的拼接方法，包括：
2.如权利要求1所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述逻辑芯片区只位于对应的所述第一曝射区中。
3.如权利要求2所述的用于曝光制作工艺的拼接方法，其中每个所述第一曝射区的尺寸等于或大于每个所述第二曝射区的尺寸。
4.如权利要求2所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述第一存储器芯片区位于对应的所述第二曝射区中。
5.如权利要求4所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述第一存储器芯片区还位于对应的所述第一曝射区中。
6.如权利要求2所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述第二存储器芯片区位于对应的所述第二曝射区中。
7.如权利要求6所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述第二存储器芯片区还位于对应的所述第一曝射区中。
8.如权利要求1所述的用于曝光制作工艺的拼接方法，其中每个所述第一曝射区重叠于对应的所述中介层区中的所述逻辑芯片区。
10.如权利要求8所述的用于曝光制作工艺的拼接方法，其中每个所述第二曝射区重叠于相邻两个所述中介层区中的一者的所述第一存储器芯片区以及相邻两个所述中介层区中的另一者的所述第二存储器芯片区。
11.如权利要求1所述的用于曝光制作工艺的拼接方法，其中在每个所述中介层区中具有两个所述拼接区。
12.如权利要求11所述的用于曝光制作工艺的拼接方法，其中两个所述拼接区的一者位于对应的所述中介层区中的所述逻辑芯片区与所述第一存储器芯片区之间。
13.如权利要求12所述的用于曝光制作工艺的拼接方法，其中两个所述拼接区的另一者位于对应的所述中介层区中的所述逻辑芯片区与所述第二存储器芯片区之间。
14.如权利要求11所述的用于曝光制作工艺的拼接方法，其中两个所述拼接区的一者重叠于对应的所述中介层区中的所述第一存储器芯片区。
15.如权利要求14所述的用于曝光制作工艺的拼接方法，其中两个所述拼接区的另一者重叠于对应的所述中介层区中的所述第二存储器芯片区。
16.如权利要求1所述的用于曝光制作工艺的拼接方法，其中
17.如权利要求16所述的用于曝光制作工艺的拼接方法，其中多个所述第一切割道区与多个所述第二切割道区定义出多个所述中介层区。
18.如权利要求16所述的用于曝光制作工艺的拼接方法，其中所述第一方向垂直于所述第二方向。
19.如权利要求16所述的用于曝光制作工艺的拼接方法，其中每个所述第一曝射区重叠于对应的所述第一切割道区。
20.如权利要求19所述的用于曝光制作工艺的拼接方法，其中每个所述第二曝射区重叠于对应的所述第一切割道区与对应的所述第二切割道区。
...【技术特征摘要】
1.一种用于曝光制作工艺的拼接方法，包括：
2.如权利要求1所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述逻辑芯片区只位于对应的所述第一曝射区中。
3.如权利要求2所述的用于曝光制作工艺的拼接方法，其中每个所述第一曝射区的尺寸等于或大于每个所述第二曝射区的尺寸。
4.如权利要求2所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述第一存储器芯片区位于对应的所述第二曝射区中。
5.如权利要求4所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述第一存储器芯片区还位于对应的所述第一曝射区中。
6.如权利要求2所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述第二存储器芯片区位于对应的所述第二曝射区中。
7.如权利要求6所述的用于曝光制作工艺的拼接方法，其中每个所述中介层区中的所述第二存储器芯片区还位于对应的所述第一曝射区中。
8.如权利要求1所述的用于曝光制作工艺的拼接方法，其中每个所述第一曝射区重叠于对应的所述中介层区中的所述逻辑芯片区。
9.如权利要求8所述的用于曝光制作工艺的拼接方法，其中每个所述第一曝射区还重叠于对应的所述中介层区中的所述第一存储器芯片区与所述第二存储器芯片区。
10.如权利要求8所述的用于曝光制作工艺的拼接方法，其中每个所述第二曝射区重叠于相邻两个所述中介层区中的一者的所述第一存储器芯片区以及相邻两个所述中介层区中的另一者...
【专利技术属性】
技术研发人员：张守仁，吕俊麟，何承书，刘国为，锺基伟，蔡茹宜，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。