【技术实现步骤摘要】
本专利技术涉及集成电路领域，特别是涉及一种芯片压力测试环境及压力测试过程中对异常项能实现自动化检测及处理的芯片自动化压力测试方法及系统。
技术介绍
1、随着集成电路产业的快速发展，在芯片研发的测试阶段中，除了对芯片特定的功能进行常规性的功能测试及电参数测试之外，对于芯片数字逻辑或时序的设计缺陷还可以通过特定功能下的针对性压力测试增加测试负载，以确保在高负载或极端条件下芯片的性能和稳定性，用以在芯片量产前排查隐藏问题以做到规避风险。芯片压力测试是芯片测试中的一个重要环节，主要用于确定芯片在极端条件下的稳定性和可靠性。压力测试是一种非功能性测试技术，用于确定系统的稳定性和健壮性，它通过自动生成的模拟模型来检查所有假设场景。压力测试通常涉及到对芯片施加极限条件下的长时间运行，观察芯片是否会出现故障或性能下降。这可能包括高温、高电压或长时间工作等极端条件。
2、但压力测试中存在的困难在于压力测试的较长的测试周期内，往往实施过程测试人员无法做到实时监控测试过程，因此测试异常出现时测试现场的保护及快速复现异常的手段是提升测试效率的关键所在。
技术实现思路
1、在
技术实现思路
部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
2、本专利技术要解决的技术问题是提供一种
3、为解决上述技术问题，本专利技术提供的芯片自动化压力测试方法，包括以下步骤：
4、s1，将压力测试程序按不同功能模块划分为不同的编译目标，单独功能模块的各个功能通过指令区分；
5、s2，压力测试脚本通过调用编译目标调用测试用例，实现测试用例的调度管理，将测试脚本发送至被测单元执行配置及测试，并接收被测单元端的响应，实时判断测试执行情况；
6、s3，压力测试脚本在测试过程中通过辅助设备产生测试激励或者判断测试结果；
7、若压力测试项无需借助测试辅助设备进行产生测试激励或者判定测试结果则执行步骤s4；
8、若未达到压力测试时间则循环执行步骤s2和步骤s3，达到压力测试时间则执行步骤s4；
9、s4，压力测试通过保存测试log生成测试报告。
10、优选的，进一步改进所述的芯片自动化压力测试方法，所述指令包括：上位机请求帧和下位端应答帧；
11、上位机请求帧，包括顺序排列的帧头、长度域、指令id、指令类型、数据域和校验域；
12、下位端应答帧，包括顺序排列的帧头、长度域和数据域。
13、优选的，进一步改进所述的芯片自动化压力测试方法，在步骤s2和步骤s3执行过程中，发生非预期行为则进入异常项处理流程。
14、优选的，进一步改进所述的芯片自动化压力测试方法，若满足压力测试时间，则判断当前测试项测试结束；若不满足压力测试时间，则判断是否产生异常；
15、若产生测试异常，则记录异常产生次数；若未产生异常，则复位被测试单元并在产生测试激励；
16、若异常产生次数超过限值，则判断当前测试项测试结束；若异常产生次数没有超过限值，则判断串口是否可用；
17、若串口不可用，则重启串口后复位被测试单元并在产生测试激励；若串口可用，则读取异常码解析是否为可恢复错误；
18、若为可恢复错误，则重启串口后复位被测试单元并在产生测试激励；若为不可恢复错误，则log中提取上下文指令，调试接口记录芯片系统寄存器值，控制测试辅助设备记录外部激励参数后判断当前测试项测试结束。
19、为解决上述技术问题，本专利技术提供一种芯片自动化压力测试系统，其能基于现有技术的硬件和计算机编程技术手段实现，其用于执行上述任意一项所述的芯片自动化压力测试方法，包括：测试上位机和测试下位端；
20、测试上位机，包括：运行压力测试软件的计算机，其通过压力测试脚本编译下载不同的编译目标执行压力测试；
21、所述压力测试软件包括：压力测试脚本、测试api、测试指令集、测试辅助设备驱动、调试器驱动和串口驱动；
22、测试下位端，包括：测试辅助设备、被测单元和被测单元外围电路；
23、测试辅助设备用于产生测试激励、判断被测单元测试结果、监控通信链路数据以及硬件复位；
24、被测单元其形成有被测单元嵌入式软件，被测单元嵌入式软件根据芯片模块划分不同的编译目标；每个编译目标均实现上位机端测试指令的接收与解析，测试指令的响应执行、测试指令执行结果反馈、异常测试结果发生时被测单元软硬件参数的上传和软硬件复位；
25、被测单元外围电路包括：被测单元功能正常运行所必须的硬件电路、测试上位机测试信令交互的硬件接口电路以及调试接口电路。
26、优选的，进一步改进所述芯片自动化压力测试系统，测试辅助设备驱动和测试辅助设备交互程控测试设备指令。
27、优选的，进一步改进所述芯片自动化压力测试系统，调试器驱动作为被测单元压力测试程序的下载通道。
28、优选的，进一步改进所述芯片自动化压力测试系统，串口驱动作为被测单元压力测试信令通道。
29、本专利技术工作原理如下；
30、执行压力测试时，测试上位机运行测试软件，测试软件包括压力测试脚本、测试api、测试指令集及实现上述功能调用的必要驱动，测试脚本通过调用测试api和测试指令集实现了以下功能：
31、1)压力测试用例管理：主要包括测试用例的执行先后顺序及单个测试用例的运行时间管理；
32、2)测试用例实现：测试软件通过串口、jlink或其他芯片测试接口作为测试信令通道下发指令调度嵌入式端测试流程实现芯片特定功能的压力测试；
33、3)自动化控制：通过仪器厂商提供的控制命令集对仪器设备进行功能控制，实现测试激励的产生及测试数据的采集等功能；
34、4)测试信息搜集：记录压力测试开始以及结束的时间戳，以及测试过程中打印输出信息并汇总测试报告；
35、5)异常处理：当嵌入式端返回非预期的响应时，记录测试异常产生的时间以及上下文指令，测试软件尝试调用信令通道初始化信令通道并下发指令尝试软复位芯片，或者通过指令控制程控数字电源硬复位芯片。
36、被测单元通常是芯片流片前的原型验证阶段通常为fpga开发板，在流片后则为小批量生产的工程样片，被测单元上运行的嵌入式程序分为以下几类：
37、1)信令驱动程序：实现对上位机指令的接收解析以及测试流程执行完成后状态码的上传功能；
38、2)通用控制程序：实现芯片通过信令通道配置芯片资源，包括寄存器与存储器读写擦、gpio等基础外设本文档来自技高网...
【技术保护点】
1.一种芯片自动化压力测试方法，其特征在于，包括以下步骤：
2.如权利要求1所述的芯片自动化压力测试方法，其特征在于，所述指令包括：上位机请求帧和下位端应答帧；
3.如权利要求1所述的芯片自动化压力测试方法，其特征在于：在步骤S2和步骤S3执行过程中，发生非预期行为则进入异常项处理流程。
4.如权利要求3所述的芯片自动化压力测试方法，其特征在于：
5.一种芯片自动化压力测试系统，其用于执行权利要求1至5任意一项所述的芯片自动化压力测试方法，其特征在于，包括：测试上位机和测试下位端；
6.如权利要求6所述芯片自动化压力测试系统，其特征在于：测试辅助设备驱动和测试辅助设备交互程控测试设备指令。
7.如权利要求6所述芯片自动化压力测试系统，其特征在于：调试器驱动作为被测单元压力测试程序的下载通道。
8.如权利要求6所述芯片自动化压力测试系统，其特征在于：串口驱动作为被测单元压力测试信令通道。
【技术特征摘要】
1.一种芯片自动化压力测试方法，其特征在于，包括以下步骤：
2.如权利要求1所述的芯片自动化压力测试方法，其特征在于，所述指令包括：上位机请求帧和下位端应答帧；
3.如权利要求1所述的芯片自动化压力测试方法，其特征在于：在步骤s2和步骤s3执行过程中，发生非预期行为则进入异常项处理流程。
4.如权利要求3所述的芯片自动化压力测试方法，其特征在于：
5.一种芯片自动化压力测试系统，其用于执行...
【专利技术属性】
技术研发人员：陈宣成，解宁浦，崔丽华，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。