System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 循环生成高速率波形信号的方法和信号发生器技术_技高网

循环生成高速率波形信号的方法和信号发生器技术

技术编号:44890419 阅读:2 留言:0更新日期:2025-04-08 00:28
本发明专利技术涉及一种循环生成高速率波形信号的方法和系统:波形循环模块对波形数据进行循环拼接;控制模块向波形循环模块传输与波形长度相关的变量;数据存储模块存储波形数据信息;波形循环模块包括:地址循环模块负责数据寻址,输出数据地址至数据存储模块;数据循坏模块接收数据存储模块发来的波形数据,将数据完成循环拼接发送至数据传输接口,数据传输接口将波形循环数据发送给DAC。本发明专利技术可以有效减少波形数据长度,降低对存储空间的要求;适用于任意使用JESD204协议接口的高速DAC,能够运行Xilinx JESD204 IP的大部分FPGA型号;可适配FPGA片上存储资源BRAM,也能适应片外存储资源DDR等器件;可根据需要实现波形的循环,既可完成波形无限循环,也可完成特定次数的循环。

【技术实现步骤摘要】

本专利技术涉及信号发生器,尤其涉及一种循环生成高速率波形信号的方法和信号发生器


技术介绍

1、信号发生器是一种能提供各种频率、波形和输出电平电信号的设备,例如任意波形信号发生器(awg)或矢量信号发生器(vsg)等。在测量各种电信系统或电信设备的振幅特性、频率特性、传输特性及其它电参数时,以及测量元器件的特性与参数时,用作测试的信号源或激励源。

2、信号发生器包括数字模拟转换芯片(digital to analog converter,简称dac)及现场可编程门阵列芯片(field programmable gate array,简称fpga)等。fpga芯片实现信号的生成和控制‌,dac芯片是射频领域常见的电子器件,用于将fpga芯片控制生成的数字信号转换为模拟信号,作为信号发生器的关键器件,大量用于通信、雷达、测试测量等领域。目前绝大部分高速dac芯片的数据接口均采用jesd204协议。当高速dac芯片发送特定波形时,需要fpga芯片使用jesd204协议向dac芯片发送波形数据,以达到波形播放的目的。

3、在xilinx fpga中,jesd204 ip每个时钟周期向dac芯片传输一包采样帧数据,每一包采样帧数据根据实际情况存在256bit、512bit或者1024bit等多种位宽。以8bit采样精度的dac为例,一包采样帧需要传输32、64或者128个样点。当dac芯片波形循环播放某一波形时,波形采样点个数需要满足两个条件:

4、条件(1):波形采样点个数需要是一个完整周期或多个完整周期;

5、条件(2):波形采样点个数需要是采样帧样点个数的整数倍。

6、当波形采样点数较少时,条件(1)和(2)比较容易满足;但是,当波形采样点较多时,尤其以目前主流方法是直接对波形数据做周期重复,即对发送波形按照采样帧的样点数进行周期重复,最终发送波形长度会达到一个非常大的值以8 bit采样精度的dac芯片、采样帧512 bit为例,假设发送波形为prbs7信号,单个周期prbs7信号有127个采样点,周期重复后,波形长度需要乘以64,变为8128个采样点。由此可见,周期重复的方法虽然思路简单,但会产生数倍的存储冗余,导致硬件的存储空间不足,出现数据覆写或丢失,使得波循环数据传输不完整,dac芯片出现模拟信号输出不稳定、波形失真等情况,严重影响测试测量系统的性能指标。


技术实现思路

1、本专利技术提供一种循环生成高速率波形信号的方法,用于信号发生器循环生成高速率的波形信号,所述信号发生器包括fpga芯片、数据存储模块和dac芯片,所述fpga芯片包括控制模块、波形循环模块和数据传输接口,所述波形循环模块包括地址循环模块和数据循环模块,所述方法包括如下步骤:

2、所述控制模块分别向所述地址循环模块和所述数据循环模块发送与波形数据长度相关的变量;

3、所述地址循环模块根据所述波形数据长度相关的变量发送采样帧长度的数据地址到所述数据存储模块;

4、所述数据存储模块中预存有波形数据,所述波形数据包括多个采样帧波形数据,其中所述采样帧波形数据包括残余帧数据和n个完整帧数据,所述完整帧数据包括a个采样点,所述残余帧数据的采样点个数为m,所述数据存储模块根据收到的数据地址查找对应的采样帧波形数据并将所述采样帧波形数据发送给所述数据循环模块;

5、所述数据循环模块根据第一预设规则判断收到的采样帧波形数据为完整帧数据还是残余帧数据,若为完整帧数据,则将所述完整帧数据通过所述数据传输接口发送给所述dac芯片,以此类推,直至将首个采样帧波形数据内的n个完整帧数据送出,记循环次数i=i+1;

6、若为残余帧数据,更新该所述残余帧数据为原始残余帧数据,比较所述残余帧数据中的采样点个数与所述完整帧数据中的采样点个数的大小,若所述残余帧数据中的采样点个数小于所述完整帧数据中的采样点个数,则将所述残余帧数据中的采样点与下一采样帧波形数据中的部分采样点拼接为完整帧数据后通过所述数据传输接口发送给所述dac芯片,并将所述下一采样帧数据中的另一部分采样点存储用于与下一次波形数据拼接,依此类推,直至完成n个完整帧数据的发送,更新残余帧为第n个采样帧波形数据的最后2*m个采样点与原始残余帧数据的采样点拼接,记循环次数为i=i+1;

7、如此循环,完成循环次数为p次的波形数据的发送,其中最后一个残余帧数据的长度正好为一个完成帧数据的长度,p等于m与a的最小公倍数。

8、在一些实施方式中,若所述残余帧数据中的采样点个数大于所述完整帧数据中的采样点个数,则将所述残余帧数据的前a个采样点送出,并保留当前残余帧数据剩余的采样点作为新的残余帧数据;

9、若所述残余帧数据中的采样点个数等于所述完整帧数据中的采样点个数,则将当前残余帧数据送出。

10、在一些实施方式中,所述第一预设规则包括,判断收到的采样帧波形数据的采样点个数与数据传输接口每个时钟周期内传输的采样点个数是否相等,若相等则为完整帧数据;否则为残余帧数据。

11、在一些实施方式中,所述控制模块发送循环使能指令至所述地址循环模块;

12、所述地址循环模块等待所述循环使能指令,若收到循环使能指令,则所述地址循环模块输出地址有效标记和残余帧数据地址至所述数据存储模块;

13、若否,则根据第二预设规则判断循环是否开始,若循环开始,则所述地址循环模块输出地址有效标记和输出首个完整帧数据地址至所述数据存储模块,并继续等待循环使能指令;

14、若否,则根据第三预设规则判断循环是否有效,若循环有效,则计算地址循环计数、计算补数长度、计算循环次数;若否,则所述地址循环模块输出地址无效和地址保持至所述数据存储模块,并继续等待所述循环使能指令;

15、根据补数长度判断是否需要输出残余帧数据地址,若需要,则根据地址编号判断是否完成一次循环,若完成循环,则回归首地址并继续等待循环使能指令;若未完成循环,则输出地址自增,不输出残余帧数据地址,并继续等待循环使能指令。

16、在一些实施方式中,所述波形数据长度相关的变量包括波形数据总长度、采样帧波形数据长度、帧数量和残余帧数据长度。

17、在一些实施方式中,所述第二预设规则包括,为以循环使能指令上升沿延时一拍作为循环开始判断标记,若标记有效则循环开始,且循环开始标记置1;否则循环未开始,循坏开始标记保持;

18、所述第三预设规则包括,当循环开始标记置1且数据传输接口接收使能为有效时,循环有效,且循环有效标志置1;否则,循环无效,且循环有效标志置0。

19、在一些实施方式中,所述计算地址循环计数包括,若地址循环计数大于或等于(波形数据总长度-采样帧波形数据长度),则下一时刻地址循环计数=当前地址循环计数-(波形数据总长度-采样帧波形数据长度);否则,下一时刻地址循环计数=当前地址循环计数+采样帧波形数据长度;

20、所本文档来自技高网...

【技术保护点】

1.一种循环生成高速率波形信号的方法,其特征在于,用于信号发生器循环生成高速率的波形信号,所述信号发生器包括FPGA芯片、数据存储模块和DAC芯片,所述FPGA芯片包括控制模块、波形循环模块和数据传输接口,所述波形循环模块包括地址循环模块和数据循环模块,所述方法包括如下步骤:

2.根据权利要求1所述的一种循环生成高速率波形信号的方法,其特征在于,所述方法还包括:

3.根据权利要求1所述的一种循环生成高速率波形信号的方法,其特征在于,所述第一预设规则包括,判断收到的采样帧波形数据的采样点个数与数据传输接口每个时钟周期内传输的采样点个数是否相等,若相等则为完整帧数据;否则为残余帧数据。

4.根据权利要求1所述的一种循环生成高速率波形信号的方法,其特征在于,还包括:

5.根据权利要求4所述的一种循环生成高速率波形信号的方法,其特征在于,所述波形数据长度相关的变量包括波形数据总长度、采样帧波形数据长度、帧数量和残余帧数据长度。

6.根据权利要求4所述的一种循环生成高速率波形信号的方法,其特征在于,所述第二预设规则包括,为以循环使能指令上升沿延时一拍作为循环开始判断标记,若标记有效则循环开始,且循环开始标记置1;否则循环未开始,循坏开始标记保持;

7.根据权利要求4所述的一种循环生成高速率波形信号的方法,其特征在于,所述计算地址循环计数包括,若地址循环计数大于或等于(波形数据总长度-采样帧波形数据长度),则下一时刻地址循环计数=当前地址循环计数-(波形数据总长度-采样帧波形数据长度);否则,下一时刻地址循环计数=当前地址循环计数+采样帧波形数据长度;

8.根据权利要求4所述的一种循环生成高速率波形信号的方法,其特征在于,若不需要输出残余帧数据地址,则根据地址编号是否超过帧数-1判断是否完成循环。

9.根据权利要求1所述的一种循环生成高速率波形信号的方法,其特征在于,还包括:

10.一种循环生成高速率波形信号的信号发生器,其特征在于,包括FPGA芯片、数据存储模块和DAC芯片,所述FPGA芯片包括控制模块、波形循环模块和数据传输接口,所述波形循环模块包括地址循环模块和数据循环模块,所述信号发生器用于使用权利要求1至9中任一所述的方法循环生成高速率波形信号。

...

【技术特征摘要】

1.一种循环生成高速率波形信号的方法,其特征在于,用于信号发生器循环生成高速率的波形信号,所述信号发生器包括fpga芯片、数据存储模块和dac芯片,所述fpga芯片包括控制模块、波形循环模块和数据传输接口,所述波形循环模块包括地址循环模块和数据循环模块,所述方法包括如下步骤:

2.根据权利要求1所述的一种循环生成高速率波形信号的方法,其特征在于,所述方法还包括:

3.根据权利要求1所述的一种循环生成高速率波形信号的方法,其特征在于,所述第一预设规则包括,判断收到的采样帧波形数据的采样点个数与数据传输接口每个时钟周期内传输的采样点个数是否相等,若相等则为完整帧数据;否则为残余帧数据。

4.根据权利要求1所述的一种循环生成高速率波形信号的方法,其特征在于,还包括:

5.根据权利要求4所述的一种循环生成高速率波形信号的方法,其特征在于,所述波形数据长度相关的变量包括波形数据总长度、采样帧波形数据长度、帧数量和残余帧数据长度。

6.根据权利要求4所述的一种循环生成高速率波形信号的方法,其特征在于,所述第二预设规则包括,为以循环...

【专利技术属性】
技术研发人员:徐利杰张竟远
申请(专利权)人:苏州美星科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1