【技术实现步骤摘要】
本申请涉及但不限于毫米波芯片，尤其涉及一种毫米波芯片的级联处理方法、数据传输接口、设备、介质。
技术介绍
1、目前已有的毫米波芯片主要分为射频芯片和soc芯片两种类别，其中射频芯片一般只输出检测后的中频信号，具体采样和后续数据处理交由主控完成；其中soc芯片则是集成了射频、采样以及数据处理等功能，数据传输接口基本都是集成已有的常规ip核，如spi、uart、以太网等，集成这些接口成本高，基于此，现有提出了级联芯片的应用，例如多个相同类型的soc芯片级联，协同工作，提升数据处理性能的同时，避免使用更高配置的芯片，实现降低成本。但是在芯片级联应用时，数据传输的方式比较限制，只能按照芯片固定的架构和协议进行数据传输，例如前级芯片与后级芯片之间的传输必须保持在同一时钟进行，无法根据实际应用需求更改。
技术实现思路
1、本申请实施例提供了一种毫米波芯片的级联处理方法、数据传输接口、设备、介质，根据实际数据传输需求对连接级联芯片的数据传输接口进行适应性的配置,提升毫米波级联芯片的应用灵活性。
2、第一方面，本申请实施例提供了一种毫米波芯片的级联处理方法，应用于数据传输接口,所述数据传输接口分别与前级芯片和后级芯片电连接，所述前级芯片为毫米波芯片，所述数据传输接口包括物理io接口、数据存储单元和寄存器管理单元,所述物理io接口包括数据信号线、有效标志信号线、时钟信号线和复位信号线，所述方法包括：
3、获取来自所述前级芯片或所述后级芯片的目标数据，并将所述目标数据存储至所述
4、确定所述后级芯片的芯片类型，基于所述芯片类型确定目标数据传输模式，所述目标数据传输模式为全双工传输模式或半双工传输模式；
5、基于所述目标数据传输模式，通过所述寄存器管理单元分别调整所述数据信号线、所述有效标志信号线、所述时钟信号线和所述复位信号线的目标使能模式，并基于对应的所述目标使能模式使能所述物理io接口中的各个信号线，以将所述目标数据传输至所述后级芯片或所述前级芯片。
6、在一些实施例中，确定所述后级芯片的芯片类型，基于所述芯片类型确定目标数据传输模式，包括：
7、当所述芯片类型表征所述后级芯片为fpga芯片，将半双工传输模式确定为所述目标数据传输模式；
8、当所述芯片类型表征所述后级芯片为毫米波芯片，将全双工传输模式确定为所述目标数据传输模式。
9、在一些实施例中，在所述芯片类型表征所述后级芯片为fpga芯片的情况下，所述半双工传输模式包括半双工接收模式和半双工发送模式，所述时钟信号线包括时钟输入信号线和时钟输出信号线，基于所述目标数据传输模式，通过所述寄存器管理单元分别调整所述数据信号线、所述有效标志信号线、所述时钟信号线和所述复位信号线的目标使能模式，并基于对应的所述目标使能模式使能所述物理io接口中的各个信号线，包括：
10、当所述目标使能模式为所述半双工发送模式，使能所述时钟输出信号线，使能所述数据信号线，并将所述数据信号线的输入输出方向确定为输出，使能所述有效标志信号线和所述复位信号线；
11、或者，
12、当所述目标使能模式为所述半双工接收模式，使能所述时钟输入信号线，使能所述数据信号线，并将所述数据信号线的输入输出方向确定为输入，使能所述有效标志信号线和所述复位信号线。
13、在一些实施例中，在所述芯片类型表征所述后级芯片为毫米波芯片的情况下，所述数据传输接口包括第一传输接口和第二传输接口，所述第一传输接口包括第一io接口，所述第二传输接口包括第二io接口，所述第一传输接口与所述前级芯片电连接，所述第二传输接口与所述后级芯片电连接，所述第一io接口包括第一数据信号线、第一时钟输出信号线、第一时钟输入信号线、第一有效标志信号线和第一复位信号线,所述第二io接口包括第二数据信号线、第二时钟输出信号线、第二时钟输入信号线、第二有效标志信号线和第二复位信号线,所述第一时钟输出信号线与所述第二时钟输入信号线电连接，所述第一时钟输入信号线与所述第二时钟输出信号线电连接，所述第一数据信号线与所述第二数据信号线电连接，所述第一数据信号线和所述第二数据信号线的数量相同且数量为多个，所述第一有效标志信号线与所述第二有效标志信号线电连接，所述第一复位信号线与所述第二复位信号线电连接，基于所述目标数据传输模式，通过所述寄存器管理单元分别调整所述数据信号线、所述有效标志信号线、所述时钟信号线和所述复位信号线的目标使能模式，并基于对应的所述目标使能模式使能所述物理io接口中的各个信号线，包括：
14、使能所述的第一时钟输出信号线、所述第二时钟输出信号线、第一时钟输入信号线和所述第二时钟输入信号线；
15、使能全部的第一数据信号线，将第三数量的第一数据信号线的输入输出方向确定为输出，并将剩余的第四数量的第一数据信号线的输入输出方向确定为输入；
16、使能全部的所述第二数据信号线，将所述第三数量的第二数据信号线的输入输出方向确定为输入，并将剩余的第四数量的第二数据信号线的输入输出方向确定为输出；
17、使能所述第一复位信号线、所述第二复位信号线、第一有效标志信号线和所述第二有效标志信号线。
18、在一些实施例中，在所述芯片类型表征所述后级芯片为fpga芯片的情况下，所述方法还包括：
19、当所述目标数据来自所述前级芯片，根据所述目标数据的数据量确定满足当前数据发送需求的数据信号线的第一数量，当所述第一数量小于所述数据信号线的总数量，计算所述总数量与所述第一数量的第一差值，关闭数量为所述第一差值的所述数据信号线的使能信号；
20、或者，
21、当所述目标数据来自所述后级芯片，根据所述目标数据的数据量确定满足当前数据接收需求的数据信号线的第二数量，当所述第二数量小于所述数据信号线的总数量，计算所述总数量与所述第二数量的第二差值，关闭数量为所述第二差值的所述数据信号线的使能信号。
22、在一些实施例中，所述第一传输接口包括第一寄存器管理单元和存储有第一目标数据的第一数据存储单元，所述第二传输接口包括第二寄存器管理单元和存储有第二目标数据的第二数据存储单元，在所述芯片类型表征所述后级芯片为毫米波芯片的情况下，所述方法还包括：
23、获取所述第一目标数据的第一数据量以及所述第二目标数据的第二数据量；
24、基于所述第一数据量和所述第二数据量，通过所述第一寄存器管理单元结合所述第二寄存器管理单元更新所述第一数据信号线的第三数量和所述第四数量，以及更新所述第二数据信号线的第三数量和所述第四数量。
25、在一些实施例中，所述方法还包括：
26、确定所述目标数据的传输速率需求；
27、基于所述传输速率需求，通过所述寄存器管理单元调整所述时钟信号线的时钟输出频率。
28、第二方面，本申请实施例提供了一种控制装置，包括至少一个控制处理器和用于与所述本文档来自技高网...
【技术保护点】
1.一种毫米波芯片的级联处理方法，其特征在于，应用于数据传输接口,所述数据传输接口分别与前级芯片和后级芯片电连接，所述前级芯片为毫米波芯片，所述数据传输接口包括物理IO接口、数据存储单元和寄存器管理单元,所述物理IO接口包括数据信号线、有效标志信号线、时钟信号线和复位信号线，所述方法包括：
2.根据权利要求1所述的毫米波芯片的级联处理方法，其特征在于，确定所述后级芯片的芯片类型，基于所述芯片类型确定目标数据传输模式，包括：
3.根据权利要求2所述的毫米波芯片的级联处理方法，其特征在于，在所述芯片类型表征所述后级芯片为FPGA芯片的情况下，所述半双工传输模式包括半双工接收模式和半双工发送模式，所述时钟信号线包括时钟输入信号线和时钟输出信号线，基于所述目标数据传输模式，通过所述寄存器管理单元分别调整所述数据信号线、所述有效标志信号线、所述时钟信号线和所述复位信号线的目标使能模式，并基于对应的所述目标使能模式使能所述物理IO接口中的各个信号线，包括：
4.根据权利要求2所述的毫米波芯片的级联处理方法，其特征在于，在所述芯片类型表征所述后级芯片为毫米波
5.根据权利要求3所述的毫米波芯片的级联处理方法，其特征在于，在所述芯片类型表征所述后级芯片为FPGA芯片的情况下，所述方法还包括：
6.根据权利要求4所述的毫米波芯片的级联处理方法，其特征在于，在所述芯片类型表征所述后级芯片为毫米波芯片的情况下，所述第一传输接口包括第一寄存器管理单元和存储有第一目标数据的第一数据存储单元，所述第二传输接口包括第二寄存器管理单元和存储有第二目标数据的第二数据存储单元，所述方法还包括：
7.根据权利要求1所述的毫米波芯片的级联处理方法，其特征在于，所述方法还包括：
8.一种控制装置，其特征在于，包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如权利要求1至7任一项所述的毫米波芯片的级联处理方法。
9.一种数据传输接口，其特征在于，包括权利要求8所述的控制装置。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至7中任意一项所述的毫米波芯片的级联处理方法。
...【技术特征摘要】
1.一种毫米波芯片的级联处理方法，其特征在于，应用于数据传输接口,所述数据传输接口分别与前级芯片和后级芯片电连接，所述前级芯片为毫米波芯片，所述数据传输接口包括物理io接口、数据存储单元和寄存器管理单元,所述物理io接口包括数据信号线、有效标志信号线、时钟信号线和复位信号线，所述方法包括：
2.根据权利要求1所述的毫米波芯片的级联处理方法，其特征在于，确定所述后级芯片的芯片类型，基于所述芯片类型确定目标数据传输模式，包括：
3.根据权利要求2所述的毫米波芯片的级联处理方法，其特征在于，在所述芯片类型表征所述后级芯片为fpga芯片的情况下，所述半双工传输模式包括半双工接收模式和半双工发送模式，所述时钟信号线包括时钟输入信号线和时钟输出信号线，基于所述目标数据传输模式，通过所述寄存器管理单元分别调整所述数据信号线、所述有效标志信号线、所述时钟信号线和所述复位信号线的目标使能模式，并基于对应的所述目标使能模式使能所述物理io接口中的各个信号线，包括：
4.根据权利要求2所述的毫米波芯片的级联处理方法，其特征在于，在所述芯片类型表征所述后级芯片为毫米波芯片的情况下，所述数据传输接口包括第一传输接口和第二传输接口，所述第一传输接口包括第一io接口，所述第二传输接口包括第二io接口，所述第一传输接口与所述前级芯片电连接，所述第二传输接口与所述后级芯片电连接，所述第一io接口包括第一数据信号线、第一时钟输出信号线、第一时钟输入信号线、第一有效标志信号线和第一复位信号线,所述第二io接口包括第二数据信号线、第二时钟输出信号线、第二时钟输入信号线、第二有效标志信号线和第二复位信号线,所述第一时钟输出信号线与所述第二时钟输入信号线电连接，所述第一时钟输入信号线与所述第二时钟输出信号线电连...
【专利技术属性】
技术研发人员：吴文豪，张慧，罗俊，刘文冬，周春元，高伟，
申请(专利权)人：珠海微度芯创科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。