【技术实现步骤摘要】
本公开涉及数据转换电路，尤其涉及一种增量式delta-sigma模数转换电路。
技术介绍
1、现有的单环离散时间的增量式delta-sigma模数转换电路，在一个转换周期内，输入信号和反馈信号的差值被不断累积，量化误差被平均，一个转换周期结束后，积分器和滤波器都被reset（重置），之后进入下一转换周期。adc的量化精度取决于量化误差被平均的程度，量化误差被平均的程度与环路滤波器的阶数l以及一个转换周期内包含的时钟周期数有关。
2、增量式delta-sigma模数转换电路由于周期性reset的存在，当环路滤波器阶数大于1时 ，降采样滤波器处理信号的权重是不均匀的，以积分器级联(coi，cascade ofintegrators，级联积分器)滤波器为例，coi滤波器信号权重的分布与阶数有关，阶数越高，信号权重不均匀程度越大。即便采用的chopper（斩波）频率，对于高阶的增量式delta-sigma模数转换电路仍然有offset（直流偏移）残留，且offset的残留值随阶数的增加而增大，随降采样率m的增加而减小。
技术实现思路
1、本公开要解决的技术问题是为了克服现有技术中增量式delta-sigma模数转换电路的直流偏移无法消除的缺陷，提供一种增量式delta-sigma模数转换电路。
2、本公开是通过下述技术方案来解决上述技术问题：
3、本公开提供一种增量式delta-sigma模数转换电路，包括调制器和积分器级联滤波器；
4、所述
5、所述调制器包括斩波控制信号发生模块；
6、所述斩波控制信号发生模块包括采样时钟的l个分频信号输入端，所述斩波控制信号发生模块基于所述采样时钟的l个分频信号调制得到斩波控制信号；
7、所述调制器基于所述斩波控制信号输出调制信号；
8、其中，所述调制信号包括直流偏移，所述直流偏移与所述斩波控制信号的斩波时序匹配，所述斩波时序的同一斩波周期内的全部所述调制信号的所述直流偏移以权重平均后相互抵消；
9、所述积分器级联滤波器接收所述调制信号，基于平均所述增量式delta-sigma模数转换电路在转换周期内的误差，输出对应的转换信号。
10、较佳地，所述调制器包括环路滤波器，所述斩波控制信号发生模块包括时钟信号调制单元和斩波信号输出单元；
11、所述时钟信号调制单元包括所述采样时钟信号对应的l个分频时钟信号输入端和l-1个同或逻辑门；
12、所述时钟信号调制单元，用于将接收到的l个所述分频时钟信号基于l-1个所述同或逻辑门调制得到所述斩波控制信号；
13、所述斩波信号输出单元分别与所述环路滤波器的输入端和输出端连接；
14、所述斩波信号输出单元，用于基于所述斩波控制信号对所述环路滤波器的输入信号进行调制，基于所述斩波控制信号对所述环路滤波器的输出信号进行解调，并对所述环路滤波器输出的所述直流偏移进行调制；
15、所述环路滤波器，用于对所述环路滤波器的输入信号进行积分操作，输出对应的调制模拟信号。
16、较佳地，分频时钟信号输入端输入的分频时钟信号的频率为，n=1,2，3……l，为采样时钟信号频率。
17、较佳地，l=3时，所述时钟信号调制单元包括频率为的第一分频时钟信号输入端、频率为的第二分频时钟信号输入端和频率为的第三分频时钟信号输入端，以及第一同或逻辑门和第二同或逻辑门；
18、所述第一分频时钟信号输入端与所述第二分频时钟信号输入端输入第一同或逻辑门，输出第一调制时钟信号；
19、所述第一同或门的输出端与所述第三分频时钟信号输入端输入第二同或逻辑门，输出第二调制时钟信号；
20、以所述第二调制时钟信号作为所述斩波控制信号，由所述斩波信号输出单元输出。
21、较佳地，l=4时，所述时钟信号调制单元还包括频率为的第四分频时钟信号输入端和第三同或逻辑门；
22、所述第二同或逻辑门的输出端与所述第四分频时钟信号输入端输入所述第三同或逻辑门，输出第三调制时钟信号；
23、以所述第三调制时钟信号作为所述斩波控制信号，由所述斩波信号输出单元输出。
24、较佳地，所述斩波信号输出单元分别与所述环路滤波器的输入端和输出端包括：
25、所述斩波信号输出单元通过第一逻辑开关与所述环路滤波器输入端连接，以控制所述环路滤波器的输入信号的极性；
26、所述斩波信号输出单元通过第二逻辑开关所述环路滤波器的输出端连接，以控制所述环路滤波器的输出信号的极性。
27、较佳地，所述调制器还包括量化器，所述量化器与所述环路滤波器的输出端连接；
28、所述量化器，用于接收经所述斩波控制信号解调后的所述调制模拟信号，并将解调后的所述调制模拟信号转换为对应的数字信号。
29、较佳地，所述调制器还包括反馈回路，所述反馈回路的输入端与所述量化器的输出端连接；
30、所述反馈回路，用于将所述量化后的数字信号进行反馈，将所述调制器的输入信号与所述量化后的数字信号进行差分处理得到差分输入信号，将所述差分输入信号发送至所述环路滤波器的输入端。
31、较佳地，所述反馈回路包括数模转换器和加法器；
32、所述数模转换器的输入端与所述量化器的输出端连接，所述数模转换器的输出端与所述加法器连接；
33、所述加法器的输入端接收输入模拟信号，所述加法器的输出端与所述环路滤波器的输入端连接；
34、所述数模转换器，用于将量化的数字信号转换为模拟信号作为反馈信号，反馈至所述加法器；
35、所述加法器，用于将输入模拟信号与反馈信号相加得到差分信号，将所述差分信号作为所述环路滤波器的输入信号。较佳地，还包括降采样模块，所述降采样模块与所述积分器级联滤波器连接；
36、所述降采样模块，用于以降采样率m对所述积分器级联滤波器输出的转换信号进行抽取，以得到输出数字信号；
37、以所述输出数字信号作为所述增量式delta-sigma模数转换电路的输出。
38、本公开的积极进步效果在于：针对高阶的增量式delta-sigma模数转换电路中积分器级联滤波器对调制器输出的调制信号的处理权重非均匀的特性，以斩波控制信号发生模块的时序控制下，调制器码流经过积分器级联滤波器的处理，在一个斩波周期内可实现直流偏移的完全抵消，最终得到的单次转换结果的直流偏移为零，实现消除高阶增量式delta-sigma模数转换电路信号权重非均匀带来的残余偏移，同时也能降低闪烁噪声的影响。
本文档来自技高网...【技术保护点】
1.一种增量式Delta-Sigma模数转换电路，其特征在于，包括调制器和积分器级联滤波器；
2.根据权利要求1所述的增量式Delta-Sigma模数转换电路，其特征在于，所述调制器包括环路滤波器，所述斩波控制信号发生模块包括时钟信号调制单元和斩波信号输出单元；
3.根据权利要求2所述的增量式Delta-Sigma模数转换电路，其特征在于，分频时钟信号输入端输入的分频时钟信号的频率为，n=1,2，3……L，为采样时钟信号频率。
4.根据权利要求3所述的增量式Delta-Sigma模数转换电路，其特征在于，L=3时，所述时钟信号调制单元包括频率为的第一分频时钟信号输入端、频率为的第二分频时钟信号输入端和频率为
5.根据权利要求4所述的增量式Delta-Sigma模数转换电路，其特征在于，L=4时，所述时钟信号调制单元还包括频率为的第四分频时钟信号输入端和第三同或逻辑门；
6.根据权利要求2所述的增量式Delta-Sigma模数转换电路，其特征在于，所述斩波信号输出单元分别与所述环路滤波器的输入端和输出端包括：
8.根据权利要求7所述的增量式Delta-Sigma模数转换电路，其特征在于，所述调制器还包括反馈回路，所述反馈回路的输入端与所述量化器的输出端连接；
9.根据权利要求8所述的增量式Delta-Sigma模数转换电路，其特征在于，所述反馈回路包括数模转换器和加法器；
10.根据权利要求2所述的增量式Delta-Sigma模数转换电路，其特征在于，还包括降采样模块，所述降采样模块与所述积分器级联滤波器连接；
...【技术特征摘要】
1.一种增量式delta-sigma模数转换电路，其特征在于，包括调制器和积分器级联滤波器；
2.根据权利要求1所述的增量式delta-sigma模数转换电路，其特征在于，所述调制器包括环路滤波器，所述斩波控制信号发生模块包括时钟信号调制单元和斩波信号输出单元；
3.根据权利要求2所述的增量式delta-sigma模数转换电路，其特征在于，分频时钟信号输入端输入的分频时钟信号的频率为，n=1,2，3……l，为采样时钟信号频率。
4.根据权利要求3所述的增量式delta-sigma模数转换电路，其特征在于，l=3时，所述时钟信号调制单元包括频率为的第一分频时钟信号输入端、频率为的第二分频时钟信号输入端和频率为
5.根据权利要求4所述的增量式delta-sigma模数转换电路，其特征在于，l=4时，所述时钟信号调制单元还包括频率为的第四分...
【专利技术属性】
技术研发人员：刘雅心，张煜彬，李丹，毛祚伟，张浩松，尚雪倩，韩勇春，明平文，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。