【技术实现步骤摘要】
本专利技术涉及信号处理，特别是一种基于fpga的新型时钟控制方法及系统。
技术介绍
1、精密时间频率在航空航天、现代工业、移动通信和军事等领域起着十分重要的作用，随着技术的进步，各个应用领域对时间频率基准精度的要求也越来越高。同时时钟的频率准确度对设备稳定和可靠运行相当重要，通常各种应用设备中都配置有时钟器件，时钟控制目的是使本地被控制时钟与基准时钟保持高精度的频率和相位同步，再把同步后的高精度时钟信号提供给本地设备，提高本地设备时钟的频率准确度。
2、现有的时钟控制方法一般有两种：一种是采用专用芯片完成时钟相位差测量，其测量精度在大约几十皮秒量级，再将时钟测相数据交由单片机或cpu根据软件钟控算法完成时钟控制，这样造成钟控收敛时间长，时钟跟踪反应慢，且专用芯片硬件成本高；另一种是模拟控制方式，通过硬件锁相环电路完成时钟控制，该方法需要设计相关硬件电路，硬件设计复杂度高，硬件成本高，紧耦合抗干扰能力弱。
3、因此，迫切需要一种基于fpga的新型时钟控制方法及系统，来解决上述技术问题。
技术实现思路
1、本专利技术的目的在于克服现有技术的缺点，提供一种基于fpga的新型时钟控制方法及系统，旨在降低硬件设计复杂度，解决钟控收敛时间长，时钟跟踪反应慢，通用性差等问题。
2、本专利技术的目的通过以下技术方案来实现：
3、一方面，本专利技术提供一种基于fpga的新型时钟控制系统，其特征在于，vcxo压控晶振、数模转换器、pll锁相环模块、ddm
4、所述ddmtd测量模块分别与pll锁相环模块、vcxo压控晶振和自适应钟控模块电性连接，所述pll锁相环模块与vcxo压控晶振电性连接，所述自适应钟控模块通过数模转换器与vcxo压控晶振电性连接；
5、所述ddmtd测量模块接收外界输入的时钟源信号clka和压控晶振时钟信号clkb，并通过测量时钟源信号clka和压控晶振时钟信号clkb的相位差得到时钟相位差测量数据；所述pll锁相环模块由fpga ip核生成，fpga pll锁相环ip核根据压控晶振时钟信号clkb产生ddmtd混频时钟信号clkddmtd，并输入至ddmtd测量模块；
6、所述自适应钟控模块接收并根据时钟相位差测量数据自适应调整压控控制字，所述数模转换器根据压控控制字调整dac输出电压，所述vcxo压控晶振根据dac输出电压产生压控晶振时钟信号clkb；其中，所述压控控制字控制压控晶振时钟信号clkb跟踪时钟源信号clka，并在设置范围内保持同频同相锁定。
7、作为更进一步的解决方案，所述ddmtd混频时钟信号clkddmtd与压控晶振时钟信号clkb的信号频率满足如下等式：
8、
9、其中，n为正整数，表示ddmtd混频时钟信号clkddmtd的信号频率，表示压控晶振时钟信号clkb的信号频率。ddmtd混频输出相位差与被测时钟输入相位差
10、作为更进一步的解决方案，所述ddmtd混频时钟信号与被测时钟输入相位差：
11、
12、其中，ncycles表示使用clkddmtd时钟对两路周期放大的时钟信号相位差进行计数的测量值，[ns]表示所有计算在单位纳秒进行。
13、作为更进一步的解决方案，所述ddmtd测量模块测得的时钟相位差测量数据为：时钟源信号clka的相位减去压控晶振时钟信号clkb的相位，且先取压控晶振时钟信号clkb的相位数据，再取时钟源信号clka的相位数据，并保证测得的时钟相位差测量数据始终为正。
14、作为更进一步的解决方案，所述自适应钟控模块用于执行钟控算法，所述钟控算法由状态机控制实现；其中，所述状态机的控制状态包括：
15、s_idle状态：用于执行上电复位初始参数配置功能；
16、s_freq_rough_adj状态：用于执行频率粗调功能；
17、s_clk_state_control状态：用于执行时钟状态控制功能；
18、s_freq_fine_adj状态：用于执行频率细调功能；
19、s_phase_adj状态：用于执行相位调节功能；
20、s_hold状态：用于执行时钟保持功能；
21、s_lock状态：用于执行频率相位锁定功能。
22、另一方面，本专利技术提供一种基于fpga的新型时钟控制方法，运用于如上任一项所述的一种基于fpga的新型时钟控制系统中，所述自适应钟控模块通过如下步骤完成本地压控时钟控制：
23、步骤1：上电复位后进入s_idle状态；其中，在s_idle状态时：对压控晶振时钟信号clkb初始化，将压控控制字设置为上次断电前存储的压控控制字或者预设的理论中心值；
24、步骤2：待压控晶振时钟信号clkb稳定后，进入s_freq_rough_adj状态；其中，在s_freq_rough_adj状态时：采集时钟相位差测量数据，并通过pid算法控制调节压控晶振时钟信号clkb，减少与时钟源信号clka的频差直至小于等于frough；
25、步骤3：进入s_clk_state_control状态；获取压控晶振时钟信号clkb与时钟源信号clka时钟相位差测量数据，再根据时钟相位差变化率计算得到时钟频差，并根据执行条件切换当前的控制状态；其中，
26、条件1：压控晶振时钟信号clkb与时钟源信号clka的频差大于ffine，并且时钟相位差测量数据大于plock且小于tclka-plock；满足条件1则切换至s_freq_fine_adj状态；
27、条件2：本地时钟与时钟源之间的频差小于等于ffine，并且时钟相位差测量数据大于plock且小于tclka-plock；满足条件2则切换至s_phase_adj状态；
28、条件3：无法获取时钟相位差测量数据；满足条件3则切换至s_hold状态；
29、条件4：时钟相位差测量数据小于等于plock或者大于等于tclka-plock；满足条件4则切换至s_lock状态；
30、其中，ffine为完成s_freq_fine_adj状态的频差阈值，frough为完成s_freq_rough_adj状态的频差阈值，且有ffine小于等于frough；plock为进入s_lock状态的时钟相位差阈值，且plock小于等于tclka的一半；tclka为时钟源信号clka的周期。
31、作为更进一步的解决方案，在s_phase_adj状态中，
32、若时钟相位差测量数据小于tclka/2且呈扩大趋势，则按照相邻两次时钟相位差测量数据计算压控晶振时钟信号clkb与时钟源信号clka的频差，再根据频差通过pid算法控制改变时钟相位差测量数据的扩大趋势；
33、若时钟相位差测量数据小于tclka/2且呈减小趋势，则不改变压控控本文档来自技高网...
【技术保护点】
1.一种基于FPGA的新型时钟控制系统，其特征在于，VCXO压控晶振、数模转换器、PLL锁相环模块、DDMTD测量模块和自适应钟控模块；
2.根据权利要求1所述的一种基于FPGA的新型时钟控制系统，其特征在于，所述DDMTD混频时钟信号clkddmtd与压控晶振时钟信号clkB的信号频率满足如下等式：
3.根据权利要求2所述的一种基于FPGA的新型时钟控制系统，其特征在于，所述DDMTD混频时钟信号与被测时钟输入相位差：
4.根据权利要求1所述的一种基于FPGA的新型时钟控制系统，其特征在于，所述DDMTD测量模块测得的时钟相位差测量数据为：时钟源信号clkA的相位减去压控晶振时钟信号clkB的相位，且先取压控晶振时钟信号clkB的相位数据，再取时钟源信号clkA的相位数据，并保证测得的时钟相位差测量数据始终为正。
5.根据权利要求1所述的一种基于FPGA的新型时钟控制系统，其特征在于，所述自适应钟控模块用于执行钟控算法，所述钟控算法由状态机控制实现；其中，所述状态机的控制状态包括：
6.一种基于FPGA的新型时钟控制方
7.根据权利要求6所述的一种基于FPGA的新型时钟控制方法，其特征在于，在s_PHASE_ADJ状态中，
8.根据权利要求6所述的一种基于FPGA的新型时钟控制方法，其特征在于，在s_HOLD状态中，若未恢复时钟相位差测量数据获取，则保持压控控制字不变，继续留在s_HOLD状态；若恢复时钟相位差测量数据获取，则进入s_CLK_STATE_CONTROL状态。
9.根据权利要求6所述的一种基于FPGA的新型时钟控制方法，其特征在于，在s_LOCK状态中，
10.根据权利要求6、7或9任一项所述的一种基于FPGA的新型时钟控制方法，其特征在于，在s_FREQ_FINE_ADJ状态、s_PHASE_ADJ状态和s_LOCK状态中，通过PID算法控制调节压控晶振时钟信号clkB，减少与时钟源信号clkA的频差和时钟相位差测量数据；其中，PID算法参数P大小由钟控算法所在状态、时钟频率偏差大小和时钟相位差大小共同动态决定。
...【技术特征摘要】
1.一种基于fpga的新型时钟控制系统，其特征在于，vcxo压控晶振、数模转换器、pll锁相环模块、ddmtd测量模块和自适应钟控模块；
2.根据权利要求1所述的一种基于fpga的新型时钟控制系统，其特征在于，所述ddmtd混频时钟信号clkddmtd与压控晶振时钟信号clkb的信号频率满足如下等式：
3.根据权利要求2所述的一种基于fpga的新型时钟控制系统，其特征在于，所述ddmtd混频时钟信号与被测时钟输入相位差：
4.根据权利要求1所述的一种基于fpga的新型时钟控制系统，其特征在于，所述ddmtd测量模块测得的时钟相位差测量数据为：时钟源信号clka的相位减去压控晶振时钟信号clkb的相位，且先取压控晶振时钟信号clkb的相位数据，再取时钟源信号clka的相位数据，并保证测得的时钟相位差测量数据始终为正。
5.根据权利要求1所述的一种基于fpga的新型时钟控制系统，其特征在于，所述自适应钟控模块用于执行钟控算法，所述钟控算法由状态机控制实现；其中，所述状态机的控制状态包括：
6.一种基于fpga的新型时钟控制方法，运用于如权...
【专利技术属性】
技术研发人员：王兴，何定高，刘强，黄才兴，王茂凌，马亚，吴阳，
申请(专利权)人：电信科学技术第五研究所有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。