System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件及其制造方法技术_技高网

半导体器件及其制造方法技术

技术编号:44864286 阅读:11 留言:0更新日期:2025-04-08 00:08
本发明专利技术提供一种半导体器件及其制造方法,半导体器件的制造方法包括:提供一衬底,所述衬底上形成有栅极结构;形成源极区和漏极区于所述栅极结构两侧的所述衬底中;形成应力层于所述衬底上,所述应力层覆盖所述栅极结构、所述源极区和所述漏极区;在所述源极区和/或所述漏极区上形成贯穿所述应力层的通孔;执行退火工艺。本发明专利技术的技术方案使得能够改善源/漏区的位错,以提高器件性能。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域,特别涉及一种半导体器件及其制造方法


技术介绍

1、载流子迁移率是衡量cmos器件的重要指标,它反映cmos器件的驱动电流性能,载流子迁移率越大,cmos器件性能越优。应力记忆技术(smt,stress memorizationtechnology)采用具有应力的应力层覆盖晶体管,使得应力向晶体管传递获得更强应变以增大沟道载流子迁移率;并且,在应力层去除后,沟道区的应变仍能够保持。

2、目前,除了应力层的沉积条件及其厚度外,栅极高度、侧墙厚度、源/漏区结构及形貌等,都会影响应力层的应力向晶体管的传递,应力传递的不均匀会造成源/漏区的位错。

3、因此,如何改善源/漏区的位错是亟需解决的问题。


技术实现思路

1、本专利技术的目的在于提供一种半导体器件及其制造方法,使得能够改善源/漏区的位错,以提高器件性能。

2、为实现上述目的,本专利技术提供了一种半导体器件的制造方法,包括:

3、提供一衬底,所述衬底上形成有栅极结构;

4、形成源极区和漏极区于所述栅极结构两侧的所述衬底中;

5、形成应力层于所述衬底上,所述应力层覆盖所述栅极结构、所述源极区和所述漏极区;

6、在所述源极区和/或所述漏极区上形成贯穿所述应力层的通孔;

7、执行退火工艺。

8、可选地,形成源极区和漏极区于所述栅极结构两侧的所述衬底中之前,所述半导体器件的制造方法还包括:

<p>9、对所述栅极结构进行非晶化离子注入。

10、可选地,在所述源极区和/或所述漏极区上形成贯穿所述应力层的通孔的步骤包括:

11、形成底部抗反射层于所述应力层上;

12、形成图形化的光刻胶层于所述底部抗反射层上;

13、以所述图形化的光刻胶层为掩膜刻蚀所述底部抗反射层和所述应力层,以在所述源极区和/或所述漏极区上形成贯穿所述底部抗反射层和所述应力层的通孔;

14、去除所述图形化的光刻胶层和所述底部抗反射层。

15、可选地,所述应力层为张应力层或压应力层。

16、可选地,所述应力层的材质包括氮化硅。

17、可选地,所述半导体器件的制造方法还包括:

18、去除所述应力层。

19、可选地,所述半导体器件的制造方法还包括:

20、形成接触插塞于所述源极区和/或所述漏极区上;其中,形成所述接触插塞所在的接触孔与形成所述通孔采用同一光罩。

21、本专利技术还提供一种半导体器件,包括:

22、衬底,所述衬底上形成有栅极结构;

23、源极区和漏极区,形成于所述栅极结构两侧的所述衬底中;

24、应力层,形成于所述衬底上,所述应力层覆盖所述栅极结构、所述源极区和所述漏极区,所述源极区和/或所述漏极区上形成有贯穿所述应力层的通孔。

25、可选地,所述应力层为张应力层或压应力层。

26、可选地,所述应力层的材质包括氮化硅。

27、与现有技术相比,本专利技术的技术方案具有以下有益效果:

28、1、本专利技术的半导体器件的制造方法,由于包括:提供一衬底,所述衬底上形成有栅极结构;形成源极区和漏极区于所述栅极结构两侧的所述衬底中;形成应力层于所述衬底上,所述应力层覆盖所述栅极结构、所述源极区和所述漏极区;在所述源极区和/或所述漏极区上形成贯穿所述应力层的通孔;执行退火工艺。使得能够改善源/漏区的位错,以提高器件性能。

29、2、本专利技术的半导体器件,由于包括:衬底,所述衬底上形成有栅极结构;源极区和漏极区,形成于所述栅极结构两侧的所述衬底中;应力层,形成于所述衬底上,所述应力层覆盖所述栅极结构、所述源极区和所述漏极区,所述源极区和/或所述漏极区上形成有贯穿所述应力层的通孔。使得能够改善源/漏区的位错,以提高器件性能。

本文档来自技高网
...

【技术保护点】

1.一种半导体器件的制造方法,其特征在于,包括:

2.如权利要求1所述的半导体器件的制造方法,其特征在于,形成源极区和漏极区于所述栅极结构两侧的所述衬底中之前,所述半导体器件的制造方法还包括:

3.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述源极区和/或所述漏极区上形成贯穿所述应力层的通孔的步骤包括:

4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述应力层为张应力层或压应力层。

5.如权利要求1所述的半导体器件的制造方法,其特征在于,所述应力层的材质包括氮化硅。

6.如权利要求1所述的半导体器件的制造方法,其特征在于,所述半导体器件的制造方法还包括:

7.如权利要求1-6任一项所述的半导体器件的制造方法,其特征在于,所述半导体器件的制造方法还包括:

8.一种半导体器件,其特征在于,包括:

9.如权利要求8所述的半导体器件,其特征在于,所述应力层为张应力层或压应力层。

10.如权利要求8-9任一项所述的半导体器件,其特征在于,所述应力层的材质包括氮化硅。

...

【技术特征摘要】

1.一种半导体器件的制造方法,其特征在于,包括:

2.如权利要求1所述的半导体器件的制造方法,其特征在于,形成源极区和漏极区于所述栅极结构两侧的所述衬底中之前,所述半导体器件的制造方法还包括:

3.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述源极区和/或所述漏极区上形成贯穿所述应力层的通孔的步骤包括:

4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述应力层为张应力层或压应力层。

5.如权利要求1所述的半导体器件的制造方法,...

【专利技术属性】
技术研发人员:王祁吴年汉
申请(专利权)人:武汉新芯集成电路股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1