【技术实现步骤摘要】
本专利技术涉及功率集成电路，尤其涉及一种采用氮化镓全集成工艺基于高压电容的电平移位电路，能够应用于氮化镓功率管的栅极驱动电路。
技术介绍
1、采用第三代半导体材料制备的氮化镓功率器件具有优秀的物理特性，例如宽带隙、高电子迁移率、高开关频率、低导通电阻、耐高压和耐高温等，应用在电能转换系统中能够显著提高系统的开关速度、转换效率与功率密度。随着系统工作频率的提升，采用硅基驱动芯片来驱动氮化镓器件的分立式驱动方案，因其较大的驱动回路寄生电感，会在开关过程诱发振铃、过冲等问题，严重影响系统的可靠性。为了应对这一问题，可以采用无引线封装技术作为折衷方案，但这会大大增加芯片封装的成本。为了从根本上解决这些问题，可以使用氮化镓工艺将驱动电路与功率器件集成在同一芯片上。这种方法不仅能够充分发挥氮化镓器件的高频特性，还能提高系统的可靠性，实现高频应用与稳定性的双重优势。
2、受益于当前成熟的n型氮化镓全集成工艺，可以将半桥驱动电路和氮化镓功率器件集成在一颗裸片上，来规避分立方案所面临的可靠性问题。其中，半桥驱动电路的核心部分是高压电平移位电路，其作用是将低压域信号转换成高压域信号，从而实现低压信号对于高压电路系统的控制。
3、目前，传统集成氮化镓工艺电平移位电路面临的主要问题有以下几点：
4、1.在低侧输入信号通过电平移位电路传输到高侧电路时，低侧输入信号与高侧输出信号之间会存在较大的传输延时。为了降低该延时，可以增加电平移位中高压氮化镓场效应管所在的电平转换支路的导通电流，从而增加高侧电路的响应速度。但是，增
5、2.半桥电路中，高低侧的功率驱动管会交替开启，从而使得半桥电路输出节点vs会在母线电压vbus和低侧地gnd之间来回变化，其中vs是高侧电路的地信号，又由于氮化镓功率管的开关速率快，所以vs的变化速率很快，高压功率管的寄生电容所产生的dvs/dt噪声信号会耦合到电平移位电路的高侧部分，影响电路正常输出信号。
6、3.半桥电路正常工作时，在高低侧输出死区时间内，会存在高侧功率管关断且低侧功率管并未开启的情况，负载电感为了续流，对vs节点放电。由于氮化镓晶体管无寄生体二极管，其反向导通的压降较大，约为3～5v，所以vs节点电压会下降到较大的负电压。这使得高侧电路对低侧输入信号响应更加困难，甚至不会响应。
7、4.半桥驱动电路中，因电平移位电路的存在，低侧通道输出信号与高侧通道输出信号之间存在传输延时的差别，虽然可以通过在低侧电路中加入延时单元使得高、低侧通道输出延时匹配，但是低侧电路的延时单元的延时会因为环境中工艺-电压-温度的改变而改变，而高侧电路中传统结构的电平移位电路延时，会随vs的变化而变化，所以传统氮化镓半桥芯片往往会存在高、低侧通道电路延时匹配特性差的问题。
8、5.由于现有p型氮化镓器件的相关技术尚未成熟，相较于n型器件，p型器件的载流子迁移率非常低，不具有实用价值。因此现有商业化的氮化镓工艺不提供p型器件，这就使得成熟的cmos电路结构无法直接应用在氮化镓电路当中。仅使用n型器件会使得电路失去有效的上拉机制，带来如锁存电路等电路模块延时增大的问题。
技术实现思路
1、本专利技术提供了一种一种采用氮化镓全集成工艺基于高压电容的电平移位电路，可以有效改善传统氮化镓电平移位电路在功耗较大，延时匹配差的问题，同时能够耐受dvs/dt噪声和vs负压的影响，确保功率集成电路系统的可靠性与稳定性。
2、为了实现该专利技术目的，本专利技术采用的技术方案如下：
3、本专利技术提供的一种采用氮化镓全集成工艺基于高压电容的电平移位电路，具体包括抗噪电平转换单元、高速锁存单元、噪声钳位单元、复位单元。抗噪电平转换单元作用是实现低侧输入信号到高侧输出信号的转换，其对称结构能够有效抑制共模噪声；噪声钳位单元作用是有效抑制dvs/dt噪声对电路影响以及钳位关键节点电压防止击穿；高速锁存单元作用是将输入脉冲信号快速还原为电平信号；复位单元作用是产生脉冲信号打开开关管帮助关键节点泄放电荷；输入信号vpwm连接抗噪电平转换单元的输入端口；抗噪电平转换单元的输出端口节点为vset和vreset分别连接高速锁存单元的两个输入端口；高速锁存单元输出端口节点为vha和vhb分别连接复位单元的两个输入端口；复位单元三个输出端口连接抗噪电平转换单元的vop、vos、von节点，辅助提高抗噪电平转换单元对称结构中两个氮化镓晶体管的栅极下拉速率，增强电路对高频输入信号的响应；噪声钳位单元连接抗噪电平转换单元的vop、vos、von节点。
4、进一步的，抗噪电平转换单元包括第一增强型晶体管、第二增强型晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一高压电容、第二高压电容、第三高压电容、第一缓冲器、第二缓冲器、第三缓冲器和第一反相器；
5、第一增强型晶体管的漏极连接第一电阻的一端，第一电阻的另一端连接高侧电源vb，第二增强型晶体管的漏极连接第二电阻的一端，第二电阻的另一端连接高侧电源vb，第一增强型晶体管、第二增强型晶体管的源极相连并和第二高压电容的一端相连，第一增强型晶体管的栅极连接第一高压电容的一端，第二增强型晶体管的栅极连接第三高压电容的一端，第三电阻一端连接第一高压电容的一端，第四电阻一端连接第二高压电容的一端，第五电阻一端连接第三高压电容的一端，第三电阻、第四电阻、第五电阻的另一端共同连接高侧地vs；第一缓冲器、第二缓冲器、第三缓冲器和第一反相器的电源轨为vdd-gnd；输入信号vpwm连接第一缓冲器的输入端口和第一反相器的输入端口，第一缓冲器的输出端口连接第一高压电容的一端，第二缓冲器的输入端口接低侧地gnd，第二缓冲器的输出端口连接第二高压电容的一端，第三缓冲器的输入端口接第一反相器的输出端口，第三缓冲器的输出端口连接第三高压电容的一端。
6、进一步的，高速锁存单元的电源轨为vb-vs；高速锁存单元包括第一二极管、第二二极管、第三二极管、第四二极管、第六电阻、第七电阻、第八电阻、第九电阻、第三增强型晶体管、第四增强型晶体管、第五增强型晶体管、第六增强型晶体管、第一电容、第二电容和输出级第四缓冲器；
7、第三增强型晶体管的栅极连接第三二极管的阳极和第一电容的一端，第三增强型晶体管的漏极连接第六电阻的一端，第三增强型晶体管的源极连接第一电容的另一端、第五增强型晶体管的栅极、第六增强型晶体管的漏极以及第八电阻的一端，第四增强型晶体管的栅极连接第四二极管的阳极和第二电容的一端，第四增强型晶体管的漏极连接第七电阻的一端，第四增强型晶体管的源极连接第二电容的另一端、第五增强型晶体管的漏极、第六增强型晶体管的栅极、第九电阻的一端以及第四缓冲器的输入端，第一二极管的阳极连接第三二极管的阴极，第一二极管的阴极连接高侧电源vb，第二二极管的阳极连接第四二极管的阴极，第二二极管的阴极连接高侧电源vb，第六电阻、第七本文档来自技高网...
【技术保护点】
1.一种采用氮化镓全集成工艺基于高压电容的电平移位电路，包括抗噪电平转换单元、噪声钳位单元、高速锁存单元、复位单元；抗噪电平转换单元实现低侧输入信号到高侧输出信号的转换，其对称结构能够抑制共模噪声；噪声钳位单元抑制dVS/dt噪声对电路影响以及钳位关键节点电压防止击穿；高速锁存单元将输入脉冲信号快速还原为电平信号；复位单元产生脉冲信号打开开关管帮助关键节点泄放电荷；输入信号VPWM连接抗噪电平转换单元的输入端口；抗噪电平转换单元的输出端口节点为VSET和VRESET分别连接高速锁存单元的两个输入端口；高速锁存单元输出端口节点为VHA和VHB分别连接复位单元的两个输入端口；复位单元三个输出端口连接抗噪电平转换单元的VOP、VOS、VON节点，辅助提高抗噪电平转换单元对称结构中两个氮化镓晶体管的栅极下拉速率，增强电路对高频输入信号的响应；噪声钳位单元连接抗噪电平转换单元的VOP、VOS、VON节点。
2.根据权利要求1所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述抗噪电平转换单元包括第一增强型晶体管(100)、第二增强型晶体管(101)、第一电阻(
3.根据权利要求2所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述高速锁存单元的电源轨为VB-VS；所述高速锁存单元包括第一二极管(200)、第二二极管(201)、第三二极管(202)、第四二极管(203)、第六电阻(204)、第七电阻(205)、第八电阻(212)、第九电阻(213)、第三增强型晶体管(206)、第四增强型晶体管(207)、第五增强型晶体管(210)、第六增强型晶体管(211)、第一电容(208)、第二电容(209)和输出级第四缓冲器(214)；
4.根据权利要求3所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述噪声钳位单元的电源轨为VB-VS，包括第七增强型晶体管(300)、第八增强型晶体管(301)、第九增强型晶体管(302)、第五二极管(303)、第六二极管(304)和第七二极管(305)；第七增强型晶体管(300)的漏极接第五二极管(303)的阴极，第七增强型晶体管(300)的栅极连接第九增强型晶体管(302)的栅极、第八增强型晶体管(301)的栅极和漏极，第八增强型晶体管(301)的漏极接第六二极管(304)的阴极，第九增强型晶体管(302)的漏极接第七二极管(305)的阴极，第五二极管(303)、第六二极管(304)、第七二极管(305)的阳极以及第七增强型晶体管(300)、第八增强型晶体管(301)、第九增强型晶体管(302)的源极共同连接高侧地VS。
5.根据权利要求4所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述复位单元的电源轨为VB-VS，包括脉冲产生模块、第十增强型晶体管(407)、第十一增强型晶体管(408)和第十二增强型晶体管(409)；脉冲产生模块的输入接口连接高速锁存单元的VHA、VHB节点，脉冲产生模块的输出端口输出Vctrl信号并连接第十增强型晶体管(407)、第十一增强型晶体管(408)和第十二增强型晶体管(409)的栅极，第十增强型晶体管(407)、第十一增强型晶体管(408)和第十二增强型晶体管(409)的源极共同连接高侧地VS，第十增强型晶体管(407)、第十一增强型晶体管(408)和第十二增强型晶体管(409)的漏极分别连接抗噪电平转换单元的VOP、VOS、VON节点。
6.根据权利要求5所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述脉冲产生模块的电源轨为VB-VS，包括或门(400)、第一与门(401)、第二与门(402)、第二反相器(405)、第三反相器(406)、第一延时器(403)和第二延时器(404)；第二相器(405)输出接第一延时器(403)输入，第一延时器(403)输出和第二反相器(405)输入同时接第一与门(401)两个输入端口，第三反相器(406)输出接第二延时器(404)输入，第二延时器(404)输出和第三反相器(406)输入同时接第二与门(402)两个输入端口，第一与门(401)、第二与门(402)输出接或门(400)的两个输入端口，或门(400)的输出端口输出Vctrl信号。
7.根据权利要求6所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述...
【技术特征摘要】
1.一种采用氮化镓全集成工艺基于高压电容的电平移位电路，包括抗噪电平转换单元、噪声钳位单元、高速锁存单元、复位单元；抗噪电平转换单元实现低侧输入信号到高侧输出信号的转换，其对称结构能够抑制共模噪声；噪声钳位单元抑制dvs/dt噪声对电路影响以及钳位关键节点电压防止击穿；高速锁存单元将输入脉冲信号快速还原为电平信号；复位单元产生脉冲信号打开开关管帮助关键节点泄放电荷；输入信号vpwm连接抗噪电平转换单元的输入端口；抗噪电平转换单元的输出端口节点为vset和vreset分别连接高速锁存单元的两个输入端口；高速锁存单元输出端口节点为vha和vhb分别连接复位单元的两个输入端口；复位单元三个输出端口连接抗噪电平转换单元的vop、vos、von节点，辅助提高抗噪电平转换单元对称结构中两个氮化镓晶体管的栅极下拉速率，增强电路对高频输入信号的响应；噪声钳位单元连接抗噪电平转换单元的vop、vos、von节点。
2.根据权利要求1所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述抗噪电平转换单元包括第一增强型晶体管(100)、第二增强型晶体管(101)、第一电阻(102)、第二电阻(103)、第三电阻(104)、第四电阻(105)、第五电阻(106)、第一高压电容(107)、第二高压电容(108)、第三高压电容(109)、第一缓冲器(110)、第二缓冲器(111)、第三缓冲器(112)和第一反相器(113)；
3.根据权利要求2所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述高速锁存单元的电源轨为vb-vs；所述高速锁存单元包括第一二极管(200)、第二二极管(201)、第三二极管(202)、第四二极管(203)、第六电阻(204)、第七电阻(205)、第八电阻(212)、第九电阻(213)、第三增强型晶体管(206)、第四增强型晶体管(207)、第五增强型晶体管(210)、第六增强型晶体管(211)、第一电容(208)、第二电容(209)和输出级第四缓冲器(214)；
4.根据权利要求3所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述噪声钳位单元的电源轨为vb-vs，包括第七增强型晶体管(300)、第八增强型晶体管(301)、第九增强型晶体管(302)、第五二极管(303)、第六二极管(304)和第七二极管(305)；第七增强型晶体管(300)的漏极接第五二极管(303)的阴极，第七增强型晶体管(300)的栅极连接第九增强型晶体管(302)的栅极、第八增强型晶体管(301)的栅极和漏极，第八增强型晶体管(301)的漏极接第六二极管(304)的阴极，第九增强型晶体管(302)的漏极接第七二极管(305)的阴极，第五二极管(303)、第六二极管(304)、第七二极管(305)的阳极以及第七增强型晶体管(300)、第八增强型晶体管(301)、第九增强型晶体管(302)的源极共同连接高侧地vs。
5.根据权利要求4所述的采用氮化镓全集成工艺基于高压电容的电平移位电路，其特征在于，所述复位单元的电源轨为vb-vs，包括脉冲产生模块、第十增强型晶体管(407)、第十一增强型晶体管(408)和第十二增强型晶体管(409)；脉冲产生模块的输入接口连接高速锁存单元的vha、vhb节点，脉冲产生模块的输出端口输出vctrl信号并连接第十增强型晶...
【专利技术属性】
技术研发人员：孙伟锋，郑逸飞，王闻逸，宋明宇，董千恒，钱钦松，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。