【技术实现步骤摘要】
本专利技术涉及电路性能提升，具体涉及一种芯片系统、接收机模块的保护电路。
技术介绍
1、接收机（rx）模块是无线通信设备中用于接收空间信号的通道，对周围空间的信号进行放大并变频预处理后给后续基带模块进行信号解调。其中，低噪声放大器（lna）处于接收前端，用于接收微弱信号并产生较少噪声，但当接收输入较强信号或者干扰时，比如15dbm以上大功率源，其输入端容易被打坏，从而降低芯片的使用寿命和良率。
2、经专利技术人研究发现，在接收机模块处于休眠状态下，芯片系统为了节省功耗，通常关闭收发通道内部电源，这样会导致预设的前端保护电路失效，无法在休眠状态下实现对接收机模块的保护。
技术实现思路
1、对此，本申请提供一种芯片系统、接收机模块的保护电路，以解决现有接收机模块的保护电路无法在休眠状态下实现对接收机模块的保护的问题。
2、为实现上述目的，本专利技术实施例提供如下技术方案：
3、本申请第一方面公开了一种接收机模块的保护电路，应用于芯片系统，所述电路包括：下拉单元、控制单元、第一逻辑单元和第二逻辑单元；
4、所述第一逻辑单元用于根据所述芯片系统的稳压器使能信号生成第一逻辑控制信号和第二逻辑控制信号，所述第一逻辑控制信号和所述第二逻辑控制信号互为反相信号；
5、所述第二逻辑单元用于根据所述芯片系统的隔离控制信号生成第三逻辑控制信号，所述第三逻辑控制信号与所述芯片系统的隔离控制信号的时序变化相同；
6、所述控制单元用于根据
7、所述下拉单元设置于所述接收机模块的接收前端，用于根据所述下拉控制信号，控制自身下拉开关的通断。
8、可选地，在上述的接收机模块的保护电路中，所述第一逻辑单元至少包括：时钟单元，所述时钟单元在所述芯片系统的稳压器使能信号出现下降沿时触发，以延迟所述第一逻辑控制信号；
9、所述芯片系统的稳压器使能信号未出现下降沿时，所述第一逻辑控制信号与所述稳压器使能信号的时序变化相同；所述芯片系统的稳压器使能信号出现下降沿时，所述第一逻辑控制信号根据所述时钟单元进行延迟。
10、可选地，在上述的接收机模块的保护电路中，所述控制单元包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第一开关、第二开关、第三开关、第四开关和电平转换模块；
11、所述第一电阻的一端作为所述控制单元的第一端，接收所述芯片系统的全局电源信号；所述第一电阻的另一端与所述第一开关的漏极相连；
12、所述第一开关的栅极作为所述控制单元的第二端，接收所述芯片系统的隔离控制信号；所述第一开关的漏极分别与所述第二电阻的一端、所述第一电容的一端和所述第三电阻的一端相连；
13、所述第二电阻的另一端和所述第一电容的另一端相连，连接点接地；
14、所述第三电阻的另一端与所述第二开关的源极相连；
15、所述第二开关的栅极和所述第三开关的源极相连，连接点作为所述控制单元的第三端，接收所述芯片系统的稳压器输出信号；所述第二开关的漏极分别与所述第三开关的漏极和所述第四电阻的一端相连；
16、所述第三开关的栅极作为所述控制单元的第四端，接收所述第二逻辑控制信号；
17、所述第四电阻的另一端分别与所述第五电阻的一端和所述电平转换模块的第一控制端相连；
18、所述第五电阻的另一端与所述第四开关的漏极相连；
19、所述第四开关的栅极作为所述控制单元的第五端，接收所述第一逻辑控制信号；所述第四开关的源极接地；
20、所述电平转换模块的输入端作为所述控制单元的第六端，接收所述芯片系统的发射接收切换控制信号；所述电平转换模块的第二控制端作为所述控制单元的第七端，接收所述第三逻辑控制信号；所述电平转换模块的输出端作为所述控制单元的输出端，输出所述下拉控制信号。
21、可选地，在上述的接收机模块的保护电路中，所述第一开关和所述第四开关为nmos管；所述第二开关和所述第三开关为pmos管；所述第四电阻和所述第五电阻为可变电阻。
22、可选地，在上述的接收机模块的保护电路中，所述下拉单元包括：所述下拉开关；
23、所述下拉开关的栅极作为所述下拉单元的第一端，接收所述下拉控制信号；所述下拉开关的漏极作为所述下拉单元的第二端，连接至所述接收机模块的接收前端；所述下拉开关的源极接地。
24、本申请第二方面公开了一种芯片系统，所述芯片系统至少包括收发通道，所述收发通道至少包括：天线模块、接收机模块和发射机模块；
25、所述接收机模块至少包括如第一方面公开的任一项所述的接收机模块的保护电路。
26、可选地，在上述的芯片系统中，所述天线模块至少包括：天线和封装模组；
27、所述天线与所述封装模组电连接，所述封装模组分别与所述接收机模块和所述发射机模块电连接。
28、可选地，在上述的芯片系统中，所述发射机模块至少包括：变压器和功率放大器，所述变压器与所述功率放大器电连接，所述变压器与所述天线模块电连接。
29、可选地，在上述的芯片系统中，所述接收机模块至少还包括：低噪声放大器、混频器、频率综合器、滤波器、模拟数字转换器、基带模块；
30、所述低噪声放大器依次通过所述混频器、所述频率综合器、所述滤波器、所述模拟数字转换器连接所述基带模块；
31、所述接收机模块的保护电路设置于所述低噪声放大器的前级。
32、可选地，在上述的芯片系统中，所述接收机模块至少还包括：监控模块；
33、所述监控模块设置于所述混频器的后级，且与所述基带模块连接，用于对所述接收机模块接收的输入信号进行监控；
34、当所述输入信号的幅值大于预设信号幅值时，生成超压警报；所述超压警报用于控制所述接收机模块的保护电路中的下拉开关导通。
35、本专利技术提供了一种接收机模块的保护电路，应用于芯片系统，该电路包括：下拉单元、控制单元、第一逻辑单元和第二逻辑单元；第一逻辑单元用于根据芯片系统的稳压器使能信号生成第一逻辑控制信号和第二逻辑控制信号，第一逻辑控制信号和第二逻辑控制信号互为反相信号；第二逻辑单元用于根据芯片系统的隔离控制信号生成第三逻辑控制信号，第三逻辑控制信号与隔离控制信号的时序变化相同；控制单元用于根据第一逻辑控制信号、第二逻辑控制信号、第三逻辑控制信号、芯片系统的全局电源信号、隔离控制位信号、芯片系统的稳压器输出信号和芯片系统的发射接收切换控制信号，生成下拉控制信号；下拉单元设置于接收机模块的接收前端，用于根据下拉控制信号，控制自身下拉开关的通断，不仅能够在接收机模块处于休眠状态起到保护作用还不会额外消耗电流，解决现本文档来自技高网...
【技术保护点】
1.一种接收机模块的保护电路，其特征在于，应用于芯片系统，所述电路包括：下拉单元、控制单元、第一逻辑单元和第二逻辑单元；
2.根据权利要求1所述的接收机模块的保护电路，其特征在于，所述第一逻辑单元至少包括：时钟单元，所述时钟单元在所述芯片系统的稳压器使能信号出现下降沿时触发，以延迟所述第一逻辑控制信号；
3.根据权利要求1所述的接收机模块的保护电路，其特征在于，所述控制单元包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第一开关、第二开关、第三开关、第四开关和电平转换模块；
4.根据权利要求3所述的接收机模块的保护电路，其特征在于，所述第一开关和所述第四开关为NMOS管；所述第二开关和所述第三开关为PMOS管；所述第四电阻和所述第五电阻为可变电阻。
5.根据权利要求1所述的接收机模块的保护电路，其特征在于，所述下拉单元包括：所述下拉开关；
6.一种芯片系统，其特征在于，所述芯片系统至少包括收发通道，所述收发通道至少包括：天线模块、接收机模块和发射机模块；
7.根据权利要求6所述的芯片系统，其
8.根据权利要求6所述的芯片系统，其特征在于，所述发射机模块至少包括：变压器和功率放大器，所述变压器与所述功率放大器电连接，所述变压器与所述天线模块电连接。
9.根据权利要求6所述的芯片系统，其特征在于，所述接收机模块至少还包括：低噪声放大器、混频器、频率综合器、滤波器、模拟数字转换器、基带模块；
10.根据权利要求9所述的芯片系统，其特征在于，所述接收机模块至少还包括：监控模块；
...【技术特征摘要】
1.一种接收机模块的保护电路，其特征在于，应用于芯片系统，所述电路包括：下拉单元、控制单元、第一逻辑单元和第二逻辑单元；
2.根据权利要求1所述的接收机模块的保护电路，其特征在于，所述第一逻辑单元至少包括：时钟单元，所述时钟单元在所述芯片系统的稳压器使能信号出现下降沿时触发，以延迟所述第一逻辑控制信号；
3.根据权利要求1所述的接收机模块的保护电路，其特征在于，所述控制单元包括：第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第一开关、第二开关、第三开关、第四开关和电平转换模块；
4.根据权利要求3所述的接收机模块的保护电路，其特征在于，所述第一开关和所述第四开关为nmos管；所述第二开关和所述第三开关为pmos管；所述第四电阻和所述第五电阻为可变电阻。
5.根据...
【专利技术属性】
技术研发人员：聂礼通，任然，唐荣荣，晏进喜，熊发柯，艾君，邵智勇，
申请(专利权)人：安徽聆思智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。