【技术实现步骤摘要】
本公开大体上涉及时钟产生，并且更具体地，涉及带有毛刺检测和处理的时钟产生。
技术介绍
1、通常，芯片上系统(soc)内的时钟由外部晶体(xtal)产生。外部xtal通常位于soc所附接到的印刷电路板(pcb)上，因此可容易地接近。利用来自外部xtal的时钟信号进行篡改是一种扰乱soc启动过程以企图将此部分置于不安全操作模式的常见方法，这会使敏感信息遭受未授权接近风险。例如，通过引脚篡改或电磁暴露引入时钟毛刺可用于例如通过操控时钟信号的时钟频率来篡改时钟信号。另外，外部xtal中或外部xtal到soc的板连接中的故障可引起危险的安全性问题。因此，需要一种在时钟篡改攻击或安全故障的情况下保护soc的改进时钟产生电路。
技术实现思路
1、以下是本专利技术的各种实施例。应注意，以下任何方面可任意结合彼此以及结合任何公开的实施例使用。
2、在实施例中，一种封装芯片上系统(soc)具有安装到封装衬底上的soc，并且所述soc包括：时钟选择电路，其被配置成接收第一时钟信号和第二时钟信号并基于第一标记和第二标记中的至少一者提供第一或第二时钟信号中的选定一者作为输出时钟，其中所述输出时钟被配置成作为参考时钟提供到用于所述soc的内部电路系统的一个或多个锁相环(pll)；第一时钟路径，其被配置成从所述soc外部的第一时钟源接收第一振荡信号并从所述第一振荡信号产生所述第一时钟信号，所述第一时钟路径包括第一毛刺监测器，所述第一毛刺监测器被配置成当在所述第一振荡信号中检测到毛刺时断言所述第一标记
3、在另一实施例中，在具有安装到封装衬底上的芯片上系统(soc)的封装soc中，一种方法包括：在所述soc的每次启动后，初始地将从第一振荡信号产生的默认时钟提供到一个或多个锁相环(pll)以产生用于所述soc的内部电路系统的一个或多个时钟；当在启动期间断言所述第一标记或所述第二标记中的至少一者时，代替提供所述默认时钟，将从第二振荡信号产生的替代时钟提供到所述一个或多个pll以产生用于所述soc的所述内部电路系统的所述一个或多个时钟，并且更新启动尝试计数器以跟踪启动尝试次数，其中所述soc被配置成从所述封装soc外部的第一晶体接收第一振荡信号并且从嵌入于所述封装衬底内的第二晶体接收第二振荡信号。在一个方面，所述方法另外包括当在启动期间断言所述第一标记或所述第二标记中的所述至少一者并且所述启动尝试计数器指示比允许的启动尝试的最大次数少的启动尝试时，重启所述soc，其中在重启之后，再次将所述默认时钟提供到所述一个或多个锁相环(pll)以产生用于所述soc的内部电路系统的所述一个或多个时钟。在另一方面，所述方法另外包括当在启动期间断言所述第一标记或所述第二标记中的至少一者并且启动计数器指示已发生所述最大次数的允许的启动尝试时，实施选定协议以保护所述soc，其中基于断言所述第一标记或所述第二标记中的哪一者而选择所述协议。在又一个方面，所述方法另外包括：在完成所述启动而未断言所述第一标记并且未断言所述第二标记之后，进入正常操作；以及当在正常操作期间断言所述第一标记或所述第二标记中的至少一者时，提供所述替代时钟而非所述默认时钟并且更新所述启动尝试计数器以跟踪额外启动尝试。
4、在又一实施例中，一种封装芯片上系统(soc)具有安装到封装衬底上的soc，并且所述soc包括：时钟选择电路，其被配置成接收第一时钟信号和第二时钟信号，并基于第一标记和第二标记中的至少一者提供所述第一或第二时钟信号中的选定一者作为输出时钟，其中所述输出时钟被配置成作为参考时钟提供到用于所述soc的内部电路系统的一个或多个锁相环(pll)；第一时钟控制电路，其被配置成从位于所述封装so本文档来自技高网...
【技术保护点】
1.一种具有安装到封装衬底上的芯片上系统(SoC)的封装SoC，其特征在于，所述SoC包括：
2.根据权利要求1所述的封装SoC，其特征在于，所述第一时钟路径包括：
3.根据权利要求2所述的封装SoC，其特征在于，所述第二时钟路径包括：
4.根据权利要求3所述的封装SoC，其特征在于：
5.根据权利要求1所述的封装SoC，其特征在于，所述SoC另外包括控制电路系统，所述控制电路系统被配置成接收所述第一和第二标记，并被配置成将控制信号提供到所述时钟选择电路，以选择所述第一时钟信号或所述第二时钟信号中的一者作为所述输出时钟。
6.根据权利要求5所述的封装SoC，其特征在于，所述第一时钟信号被表征为默认时钟，并且所述第二时钟信号被表征为替代时钟，其中：
7.一种用在具有安装到封装衬底上的芯片上系统(SoC)的封装SoC中的方法，其特征在于，所述方法包括：
8.根据权利要求7所述的方法，其特征在于，另外包括：
9.根据权利要求8所述的方法，其特征在于，另外包括：
10.一种具有安装
...【技术特征摘要】
1.一种具有安装到封装衬底上的芯片上系统(soc)的封装soc，其特征在于，所述soc包括：
2.根据权利要求1所述的封装soc，其特征在于，所述第一时钟路径包括：
3.根据权利要求2所述的封装soc，其特征在于，所述第二时钟路径包括：
4.根据权利要求3所述的封装soc，其特征在于：
5.根据权利要求1所述的封装soc，其特征在于，所述soc另外包括控制电路系统，所述控制电路系统被配置成接收所述第一和第二标记，并被配置成将控制信号提供到所述时钟选择电路，以选择所述第一时钟信号或所述...
【专利技术属性】
技术研发人员：N·N·马哈特默，S·贾加纳坦，A·K·辛格，G·K·阿格拉瓦尔，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。