【技术实现步骤摘要】
本专利技术涉及集成电路，具体涉及一种自适应死区时间测试电路及测试方法。
技术介绍
1、高压集成电路，即hvic，是一种把mcu信号转换成驱动igbt信号的集成电路产品。hvic把pmos管、nmos管、三极管、二极管、稳压管、电阻、电容集成在一起，形成斯密特、低压levelshift、高压levelshift、脉冲发生电路、死区电路、互锁电路、延时电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路和使能en电路等电路。hvic一方面接收mcu的控制信号，驱动后续igbt或mos工作，另一方面将系统的状态检测信号送回mcu，是ipm内部的关键芯片。
2、随着工业迅速发展，ipm智能功率模块广泛被应用各领域，驱动ic(hvic)作为ipm内部关键元件之一，其性能好坏决定着ipm的性能好坏，其中en使能电路是hvic内部的一个非常重要的电路，该电路的功能是：通过en的阈值控制hvic的开启或关闭。在ipm智能功率模块应用电机控制中，en使能信号用于控制整个电路的开关。通过控制使能信号，可以决定电机是否接收驱动信号进行转动。使能电路在确保设备安全、提高功能灵活性和优化能源使用等方面的重要作用。
3、因此，hvic生产下线时，必须测试其自适应死区电路性能指标是否符合标准。
技术实现思路
1、本专利技术提供一种自适应死区时间测试电路及测试方法，旨在解决现有的hvic芯片在不同温度下的测试效果不佳，合格率差的问题。
2、本专利技术实施例提供一种自适应死
3、所述第一供电电源的第一端与所述第一电容的第一端连接并接地，所述第一供电电源的第二端连接所述第一电容的第二端并连接至所述hvic芯片的vcc端口；所述第一示波器的第一端与所述第一信号发生器的第一端连接并连接至所述hvic芯片的hin端口，所述第一示波器的第二端和所述第一信号发生器的第二端分别接地；
4、所述第二示波器的第一端与所述第二信号发生器的第一端连接并连接至所述hvic芯片的lin端口，所述第二示波器的第二端与所述第二信号发生器的第二端连接并接地，所述第二信号发生器的第二端还连接至所述hvic芯片的itrip端口；
5、所述第三示波器的第一端与所述第三信号发生器的第一端连接并连接至所述hvic芯片的en端口，所述第三示波器的第二端与所述第三信号发生器的第二端连接并接地；
6、所述第二供电电源的第一端接地，所述第二供电电源的第二端连接所述第一电阻的第一端，所述第一电阻的第二端连接至所述hvic芯片的fault端口；
7、所述第四示波器的第一端连接所述hvic芯片的ho端口，所述第四示波器的第二端连接所述第五示波器的第一端并连接至所述hvic芯片的com端口，所述第五示波器的第二端连接至所述hvic芯片的lo端口，所述第二电容的第一端连接至所述hvic芯片的vb端口，所述第二电容的第二端分别连接所述hvic芯片的vs端口和所述第五示波器的第一端。
8、第二方面，本专利技术实施例提供一种自适应死区时间测试方法，所述测试方法基于上述的自适应死区时间测试电路实现，所述测试方法包括以下步骤：
9、s1、启动恒温设定温度为预设温度；
10、s2、启动第一直流电源设置为15v，并给hvic芯片供电；
11、s3、启动第二直流电源设置为5v，将所述hvic芯片的en端口通过第一电阻上拉到5v；
12、s4、启动第一信号发生器、第二信号发生器以及第三信号发生器分别输出脉冲信号给所述hvic芯片的hin端口、lin端口以及en端口；
13、s5、通过第一示波器、第二示波器、第三示波器、第四示波器以及第五示波器分别输入和输出信号至hin端口、lin端口、en端口、ho端口、lo端口以及fault端口；
14、s6、采集记录所述hin端口、lin端口、en端口、ho端口、lo端口以及fault端口的信号；记录en信号从0升到5v，ho、lo有输出时，en电压是多少，记作ven1；en信号从5升到0v，ho、lo关断输出时，en电压是多少，记作en2；
15、s7、判断venh+(95％)<ven1<venh+(1+5％)；
16、venh-(95％)<ven2<venh-(1+5％)；是否符合，是则循环所述s1-s6；否，则测试结束，产品不合格。
17、优选的，所述s1的预设温度为25℃。
18、优选的，所述s1的预设温度为-40℃。
19、优选的，所述s1的预设温度为125℃。
20、与现有技术相比，本专利技术的有益效果在于，通过将第一供电电源的第一端与第一电容的第一端连接并接地，第一供电电源的第二端连接第一电容的第二端并连接至hvic芯片的vcc端口；第一示波器的第一端与第一信号发生器的第一端连接并连接至hvic芯片的hin端口，第一示波器的第二端和第一信号发生器的第二端分别接地；第二示波器的第一端与第二信号发生器的第一端连接并连接至hvic芯片的lin端口，第二示波器的第二端与第二信号发生器的第二端连接并接地，第二信号发生器的第二端还连接至hvic芯片的itrip端口第三示波器的第一端与第三信号发生器的第一端连接并连接至hvic芯片的en端口，第三示波器的第二端与第三信号发生器的第二端连接并接地；第二供电电源的第一端接地，第二供电电源的第二端连接第一电阻的第一端，第一电阻的第二端连接至hvic芯片的fault端口；第四示波器的第一端连接hvic芯片的ho端口，第四示波器的第二端连接第五示波器的第一端并连接至hvic芯片的com端口，第五示波器的第二端连接至hvic芯片的lo端口，第二电容的第一端连接至hvic芯片的vb端口，第二电容的第二端分别连接hvic芯片的vs端口和第五示波器的第一端。本专利技术的测试电路及测试方法，通过在不同温度下测试en使能阈值，en输入0-5v，上升时间为10ms,下降时间为10ms信号,en信号上升过程中，检测hvic正常工作，有驱动输出时，en的电压是多少；en信号下降过程中，检测hvic停止工作，无驱动输出时，en的电压是多少；判断en使能开能阈值和关断阈值是否在合格范围内，以免en使能阈值不合格的产品流入市场。
本文档来自技高网...【技术保护点】
1.一种自适应死区时间测试电路，用于测试HVIC芯片，其特征在于，包括：第一供电电源、第一电容、第二供电电源、第一电阻、第一示波器、第二示波器、第三示波器、第四示波器、第五示波器、第一信号发生器、第二信号发生器、第三信号发生器以及第二电容；
2.一种自适应死区时间测试方法，其特征在于，所述测试方法基于权利要求1所述的自适应死区时间测试电路实现，所述测试方法包括以下步骤：
3.如权利要求2所述的自适应死区时间测试方法，其特征在于，所述S1的预设温度为25℃。
4.如权利要求3所述的自适应死区时间测试方法，其特征在于，所述S1的预设温度为-40℃。
5.如权利要求4所述的自适应死区时间测试方法，其特征在于，所述S1的预设温度为125℃。
【技术特征摘要】
1.一种自适应死区时间测试电路，用于测试hvic芯片，其特征在于，包括：第一供电电源、第一电容、第二供电电源、第一电阻、第一示波器、第二示波器、第三示波器、第四示波器、第五示波器、第一信号发生器、第二信号发生器、第三信号发生器以及第二电容；
2.一种自适应死区时间测试方法，其特征在于，所述测试方法基于权利要求1所述的自适应死区时间...
【专利技术属性】
技术研发人员：冯宇翔，谢荣才，
申请(专利权)人：黑龙江汇芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。