【技术实现步骤摘要】
本公开涉及半导体器件制造领域，更具体地，涉及一种半导体集成器件及其制造方法。
技术介绍
1、目前，在半导体芯片加工工艺中，针对以硅作为基片材料的加工工艺即硅基工艺，是最为成熟的，其工艺节点最小可达几个纳米，可加工的器件种类也最多，包括模拟电路、数字电路、硅基光电子器件或电路等。但是，与其它一些材料作为基片的芯片相比较，硅基芯片还存在很多不足，特别是在高压、大功率、高温等应用领域。比如，第三代半导体材料碳化硅，在高压、大功率和高温这些领域具有明显的优势，但它又不容易像硅基芯片那样做成集成密度很高的各类电路。因此，如何扬长避短，将它们各自的优点有机地结合起来，形成优势互补，是摆在本领域技术人员面前并需要解决的问题。
2、为解决上述问题，技术人员普遍采用分别使用硅基和碳化硅基材料制作它们各自具有优势的芯片，如使用硅材料制造控制电路芯片，使用碳化硅材料制造功率器件芯片，然后将它们各自分别封装后再焊接到印刷电路板（printed circuit board，pcb）板上并进行相应的连接，或者进一步，将它们进行封装集成，即将两种加工完成的裸芯片封装到一个封装体内。这样，无论是以上哪一种方案，都会造成不可避免地两种结果，其一是芯片的体积都比较大，其二是两种芯片之间的连线都比较长。在高频应用领域则会增加延时，在一些需要实时探测、交互控制芯片状态（如温度等）的应用场景下则会出现性能偏差。因此，需要提供一种新的半导体器件以改善上述问题。
技术实现思路
1、有鉴于此，本公开提供了一种半导体集
2、根据本公开实施例的一方面，提供了一种半导体集成器件，包括：
3、第一半导体层，基于所述第一半导体层形成有第一器件；
4、连接层，位于所述第一半导体层上；
5、第二半导体层，位于所述连接层上，具有相对的第一表面和第二表面，所述第二表面与所述连接层相连，基于所述第二半导体层形成有第二器件；以及
6、多个第一导电柱，贯穿所述第二半导体层与所述连接层，用于将所述第一器件的多个端部电引出所述第一表面，
7、其中，所述第一半导体层的材料包括碳化硅，所述第二半导体层的材料包括硅。
8、可选地，还包括：
9、第二介质层，位于所述第一表面上；
10、多个第二导电柱，贯穿所述第二介质层，用于将所述第二器件电引出所述第二介质层；以及
11、布线层，位于所述第二介质层上，
12、其中，所述多个第一导电柱还贯穿所述第二介质层，以将所述第一器件电引出至所述第二介质层上，所述第一器件的多个端部与所述第二器件的多个端部通过所述布线层、所述第一导电柱和所述第二导电柱可选择性地电连接。
13、可选地，所述第一半导体层包括碳化硅衬底和位于所述碳化硅衬底上的外延层，
14、所述第一器件包括栅极区、源极区和漏极区，位于所述外延层中，
15、其中，所述多个第一导电柱分别与所述栅极区、所述源极区和所述漏极区相连。
16、可选地，至少部分所述栅极区位于所述源极区和所述漏极区之间，且所述栅极区、所述源极区和所述漏极区彼此分隔。
17、可选地，所述栅极区呈倒“日”字型分别环绕所述源极区和所述漏极区，且所述栅极区、所述源极区和所述漏极区彼此分隔。
18、可选地，所述第二器件包括：
19、源区和漏区，位于所述第二半导体层中；以及
20、栅极，位于所述第二半导体层上，并位于所述源区和所述漏区之间，
21、其中，所述多个第二导电柱分别与所述栅极、所述源区和所述漏区相连。
22、可选地，所述碳化硅衬底和所述栅极区为第一导电类型，所述外延层、所述源极区和所述漏极区为第二导电类型，所述第一导电类型与所述第二导电类型相反。
23、可选地，所述源区和所述漏区为所述第二导电类型；或者，所述源区和所述漏区为所述第一导电类型。
24、可选地，所述连接层包括：
25、第一介质层，位于所述第一半导体层上；
26、第一键合层，位于所述第一介质层上；以及
27、第二键合层，位于所述第一键合层上，
28、其中，所述第二表面与所述第二键合层邻接。
29、根据本公开实施例的另一方面，提供了一种半导体集成器件的制造方法，包括：
30、基于第一半导体层形成第一器件；
31、将第二半导体层固定在所述第一半导体层的上方，且所述第二半导体层与所述第一半导体层通过连接层连接，所述第二半导体层具有相对的第一表面和第二表面，所述第二表面与所述连接层相连；
32、基于所述第二半导体层形成第二器件；以及
33、形成贯穿所述第二半导体层和所述连接层的多个第一导电柱，所述多个第一导电柱用于将所述第一器件的多个端部电引出所述第一表面，
34、其中，所述第一半导体层的材料包括碳化硅，所述第二半导体层的材料包括硅。
35、可选地，还包括：
36、在所述第一表面上形成第二介质层；
37、形成贯穿所述第二介质层的多个第二导电柱，所述多个第二导电柱用于将所述第二器件电引出所述第二介质层；以及
38、在所述第二介质层上形成布线层，
39、其中，所述多个第一导电柱还贯穿所述第二介质层，以将所述第一器件电引出所述第二介质层，所述第一器件的多个端部与所述第二器件的多个端部通过所述布线层、所述第一导电柱和所述第二导电柱可选择性地电连接。
40、可选地，还包括：
41、在所述第一半导体层上形成第一介质层；
42、在所述第一介质层上形成第一键合层；以及
43、在所述第二表面形成第二键合层，
44、其中，所述第一介质层、所述第一键合层与所述第二键合层用于构成所述连接层，
45、所述将第二半导体层固定在所述第一半导体层上方的步骤包括：将所述第一键合层与所述第二键合层键合。
46、可选地，其中，形成所述第二器件的步骤在所述键合之后进行，
47、用于形成所述第一器件的工艺温度大于用于形成所述第二器件的工艺温度。
48、可选地，所述第一介质层的材料包括氧化硅，所述第一键合层的材料包括多晶硅，所述第二键合层的材料包括氧化硅。
49、可选地，在形成所述第一介质层的步骤之前，所述制造方法还包括对所述第一半导体层的表面进行高温氧化处理，以降低所述第一半导体层的表面态密度。
50、可选地，在形成所述第一键合层的步骤之前，所述制造方法还包括对所述第一介质层的表面进行化学机械抛光（cmp）。
51、优选地，采用氧化工艺本文档来自技高网...
【技术保护点】
1.一种半导体集成器件，包括：
2.根据权利要求1所述的半导体集成器件，还包括：
3.根据权利要求2所述的半导体集成器件，其中，所述第一半导体层包括碳化硅衬底和位于所述碳化硅衬底上的外延层，
4.根据权利要求3所述的半导体集成器件，其中，至少部分所述栅极区位于所述源极区和所述漏极区之间，且所述栅极区、所述源极区和所述漏极区彼此分隔。
5.根据权利要求3所述的半导体集成器件，还包括：
6.根据权利要求5所述的半导体集成器件，其中，所述碳化硅衬底和所述栅极区为第一导电类型，所述外延层、所述源极区和所述漏极区为第二导电类型，所述第一导电类型与所述第二导电类型相反。
7.根据权利要求6所述的半导体集成器件，其中，所述源区和所述漏区为所述第二导电类型；或者，所述源区和所述漏区为所述第一导电类型。
8.根据权利要求1至7任一项所述的半导体集成器件，其中，所述连接层包括：
9.一种半导体集成器件的制造方法，包括：
10.根据权利要求9所述的制造方法，还包括：
11.根据权利要
12.根据权利要求11所述的制造方法，其中，形成所述第二器件的步骤在所述键合之后进行，
13.根据权利要求11所述的制造方法，其中，所述第一介质层的材料包括氧化硅，所述第一键合层的材料包括多晶硅，所述第二键合层的材料包括氧化硅。
14.根据权利要求11至13任一项所述的制造方法，在形成所述第一介质层的步骤之前，所述制造方法还包括对所述第一半导体层的表面进行高温氧化处理，以降低所述第一半导体层的表面态密度。
15.根据权利要求11至13任一项所述的制造方法，在形成所述第一键合层的步骤之前，所述制造方法还包括对所述第一介质层的表面进行抛光。
16.根据权利要求11至13任一项所述的制造方法，其中，采用氧化工艺形成所述第二键合层。
17.根据权利要求11至13任一项所述的制造方法，其中，形成所述多个第一导电柱的步骤包括：
...【技术特征摘要】
1.一种半导体集成器件，包括：
2.根据权利要求1所述的半导体集成器件，还包括：
3.根据权利要求2所述的半导体集成器件，其中，所述第一半导体层包括碳化硅衬底和位于所述碳化硅衬底上的外延层，
4.根据权利要求3所述的半导体集成器件，其中，至少部分所述栅极区位于所述源极区和所述漏极区之间，且所述栅极区、所述源极区和所述漏极区彼此分隔。
5.根据权利要求3所述的半导体集成器件，还包括：
6.根据权利要求5所述的半导体集成器件，其中，所述碳化硅衬底和所述栅极区为第一导电类型，所述外延层、所述源极区和所述漏极区为第二导电类型，所述第一导电类型与所述第二导电类型相反。
7.根据权利要求6所述的半导体集成器件，其中，所述源区和所述漏区为所述第二导电类型；或者，所述源区和所述漏区为所述第一导电类型。
8.根据权利要求1至7任一项所述的半导体集成器件，其中，所述连接层包括：
9.一种半导体集成器件的制造方法，包括：
【专利技术属性】
技术研发人员：韦仕贡，淮永进，常国，张彦秀，
申请(专利权)人：北京燕东微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。