【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体结构及其制备方法。
技术介绍
1、随着半导体产业的技术发展，单位面积上的半导体器件密度越来越高，半导体器件尺寸不断微缩，由多个半导体元件(例如晶体管和电容器)形成的半导体结构(例如集成电路)中，提高对各个半导体元件的性能一直是业界研究的重要方向。例如，对于mos电容器的电容密度和电容器的占用面积的研究。随之，基于晶体管的结构形成的mos电容器的制备工艺的复杂度和工艺成本也是研究过程中的重点。
技术实现思路
1、有鉴于此，本申请实施例提供的一种半导体结构及其制备方法，能够提高半导体结构中电容器的电容密度，降低电容器的占用面积，减小半导体结构的尺寸，还能降低半导体结构的制作工艺复杂度和成本。
2、为达到上述目的，本申请的技术方案是这样实现的：
3、一方面，本申请实施例提供了一种半导体结构。所述半导体结构包括：半导体基底和器件叠层。半导体基底包括第一隔离结构和设置于所述第一隔离结构围成区域内的至少一个第二隔离结构；所述第一隔离结构和所述第二隔离结构分别沿垂直于所述半导体基底所在平面方向的相对两端中，一端均从所述半导体基底的同一侧表面暴露，另一端均位于所述半导体基底内。
4、器件叠层设置于所述半导体基底的一侧，包括电容器和晶体管。所述晶体管包括：外延层、介质层和导电层。
5、外延层设置于所述半导体基底的一侧表面，被配置为所述电容器的第一极板层；所述外延层位于相邻的所述第一隔离结构和所述第二隔离结构之间，
6、介质层设置于所述外延层远离所述半导体基底的一侧，被配置为所述电容器的两个极板层之间的中间介质层；所述介质层包覆所述外延层，且覆盖所述第二隔离结构；其中，所述介质层覆盖所述第二隔离结构的部分远离所述半导体基底的一侧表面表征为凹槽。
7、导电层设置于所述介质层远离所述半导体基底的一侧，被配置为所述电容器的第二极板层；所述导电层覆盖所述介质层，且填充于所述凹槽内。
8、在一些示例中，所述第一隔离结构环绕多个间隔设置的所述第二隔离结构。所述第二隔离结构与所述第一隔离结构不连接；和/或，沿垂直于所述半导体基底和所述器件叠层的堆叠方向，所述第二隔离结构的相对两端中的一端与所述第一隔离结构连接；所述外延层呈连续结构。所述导电层填充于所述介质层的表面表征的全部的所述凹槽。
9、在一些示例中，所述第一隔离结构环绕多个间隔设置的所述第二隔离结构。沿垂直于所述半导体基底和所述器件叠层的堆叠方向，所述第二隔离结构的相对两端均与所述第一隔离结构连接；所述外延层包括多个间隔的外延图案。
10、所述介质层包覆多个所述外延图案及相邻两个所述外延图案之间的所述第二隔离结构；所述导电层填充于所述介质层的表面表征的全部的所述凹槽。
11、在一些示例中，所述外延层包括间隔的第一电极区和第二电极区；所述第一电极区与第一转接结构耦接；所述第二电极区与第二转接结构耦接。
12、所述导电层包括连接的第一导电部和第二导电部。所述第一导电部覆盖所述外延层除耦接所述第一转接结构和所述第二转接结构之外的区域。所述第二导电部设置于所述第一隔离结构远离所述半导体基底的一侧。
13、在一些示例中，所述外延层包括多个间隔的外延图案；所述第一电极区包括分别位于不同的所述外延图案的第一子电极区，所述第二电极区包括分别位于不同的所述外延图案的第二子电极区。一个所述第一子电极区与一个所述第一转接结构耦接，多个所述外延图案的第一子电极区分别通过多个所述第一转接结构相互耦接。一个所述第二子电极区与一个所述第二转接结构耦接，多个所述外延图案的第二子电极区分别通过多个所述第二转接结构相互耦接。
14、在一些示例中，所述第一隔离结构沿垂直于所述半导体基底所在平面的方向的尺寸，大于所述第二隔离结构沿垂直于所述半导体基底所在平面的方向的尺寸；
15、一个所述第一隔离结构围成一个器件区；所述半导体结构包括多个所述器件区，相邻两个所述器件区共用部分所述第一隔离结构。
16、在一些示例中，所述半导体基底包括绝缘体上硅层。
17、上述半导体结构中，在半导体基底的一侧设置有外延层，外延层可以作为一个晶体管结构的有源层。也就是说，从半导体结构的制作工艺角度，外延层是在半导体基底形成后制作的，而不是在制作半导体基底的过程中，将半导体基底的部分材料作为外延层的结构。这样得到的外延层的制作工艺简便，工艺成本较低。基于在这样的半导体基底上设置晶体管和电容器。其中，外延层(晶体管的有源层)作为电容器的第一极板层，导电层(晶体管的栅极层)作为电容器的第二极板层。这样，在不增加介质层的厚度，即不影响晶体管的栅极对沟道区的控制能力的情况下，基于多个间隔的第二隔离结构形成的外延层，能够在介质层的表面表征多个凹槽，导电层可以沿外延层的侧边缘连续延伸，覆盖具有凹槽的区域，这样，在外延层的侧壁也设有部分导电层，增加外延层与导电层的相对面积，增加电容器的电容量；以及，在电容量不变的情况下，能够减小一个电容器的占用面积，减小半导体结构的尺寸，还能提高半导体结构的电容密度。
18、另一方面，本申请还提供一种半导体结构的制备方法。所述制备方法包括形成半导体基底；所述半导体基底包括第一隔离结构和设置于所述第一隔离结构围成区域内的至少一个第二隔离结构；所述第一隔离结构和所述第二隔离结构沿垂直于所述半导体基底所在平面方向的相对两端中，一端均从所述半导体基底的同一侧表面暴漏，另一端位于所述半导体基底内。
19、在所述半导体基底的一侧表面形成外延层；所述外延层被配置为电容器的第一极板层；所述外延层位于相邻的所述第一隔离结构和所述第二隔离结构之间，和/或位于相邻两个所述第二隔离结构之间。
20、在所述外延层远离所述半导体基底的一侧形成介质层；所述介质层被配置为所述电容器的两个极板层之间的中间介质层；所述介质层包覆所述外延层，且覆盖所述第二隔离结构；其中，所述介质层覆盖所述第二隔离结构的部分远离所述半导体基底的一侧表面表征为凹槽。
21、在所述介质层远离所述半导体基底的一侧形成导电层，所述导电层被配置为所述电容器的第二极板层；所述导电层覆盖所述介质层，且填充于所述凹槽内。
22、在一些示例中，所述形成半导体基底，包括：在初始半导体基底上形成第一沟槽和位于所述第一沟槽围成区域内的至少一个第二沟槽；所述第一沟槽的深度大于所述第二沟槽的深度；所述第一沟槽环绕所述第二沟槽。其中，所述第二沟槽沿垂直于所述半导体基底所在平面的方向的相对两端中的至少一端与所述第一沟槽连接；或，所述第二沟槽与所述第一沟槽间隔设置。在所述第一沟槽和所述第二沟槽内沉积介质材料，形成所述第一隔离结构和所述第二隔离结构，得到所述半导体基底。
23、在一些示例中，所述形成半导体基底，包括：形成包括多个间隔的外延图案的外延层；或，形成呈连续结构的外延层；所述外延层包括本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离结构环绕多个间隔设置的所述第二隔离结构；
3.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离结构环绕多个间隔设置的所述第二隔离结构；
4.根据权利要求2或3所述的半导体结构，其特征在于，所述外延层包括间隔的第一电极区和第二电极区；所述第一电极区与第一转接结构耦接；所述第二电极区与第二转接结构耦接；
5.根据权利要求4所述的半导体结构，其特征在于，所述外延层包括多个间隔的外延图案；所述第一电极区包括分别位于不同的所述外延图案的第一子电极区，所述第二电极区包括分别位于不同的所述外延图案的第二子电极区；
6.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离结构沿垂直于所述半导体基底所在平面的方向的尺寸，大于所述第二隔离结构沿垂直于所述半导体基底所在平面的方向的尺寸；
7.根据权利要求1所述的半导体结构，其特征在于，所述半导体基底包括绝缘体上硅层。
8.一种半导体结构的制备方法，其特征在于
9.根据权利要求8所述的制备方法，其特征在于，所述形成半导体基底，包括：
10.根据权利要求9所述的制备方法，其特征在于，所述形成半导体基底，包括：
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离结构环绕多个间隔设置的所述第二隔离结构；
3.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离结构环绕多个间隔设置的所述第二隔离结构；
4.根据权利要求2或3所述的半导体结构，其特征在于，所述外延层包括间隔的第一电极区和第二电极区；所述第一电极区与第一转接结构耦接；所述第二电极区与第二转接结构耦接；
5.根据权利要求4所述的半导体结构，其特征在于，所述外延层包括多个间隔的外延图案；所述第一电极区包括分别位于不同的所述外延图案的第...
【专利技术属性】
技术研发人员：肖冲，
申请(专利权)人：湖北江城芯片中试服务有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。