【技术实现步骤摘要】
本专利技术属于硬件电路板，具体为一种低成本i2c多路复用器。
技术介绍
1、nvme存储背板是一种基于nvme协议的存储设备连接和通信的基础设施，它支持高速、低延迟的数据传输，通常用于数据中心、企业级存储系统和高性能计算环境中，以满足对大容量、高速度存储的需求。
2、在nvme存储背板中，管理控制芯片bmc读取nvme盘上的信息时，通常会使用i2c多路复用器来实现i2c通路的切换，通过i2c多路复用器，可以实现多个nvme盘与bmc之间的i2c通路切换，使得bmc能够依次与每个nvme盘进行通信，其具体方式是：i2c多路复用器会将多个设备连接到同一总线上，实现数据的并行传输(尽管在某一时刻仍然是串行通信，但从整个系统的角度看，可以看作是对多个设备的并行处理)，这大大提高了bmc与nvme盘之间的通信效率。
3、然而这种通路切换方案由于bmc会向i2c多路复用专用芯片发送切换命令，当命令格式符合i2c通讯协议时才能进行切换，这就会导致需要使用专用的i2c多路复用器芯片才能实现通路的切换，而这种复用器使用成本较大，经济效益较差，因此需要对其进行改进和优化。
技术实现思路
1、本专利技术的目的在于提供一种低成本i2c多路复用器，以解决上述
技术介绍
中提出的问题。
2、为了实现上述目的，本专利技术提供如下技术方案：一种低成本i2c多路复用器，所述i2c多路复用器包括有mcu微控单元、mosfet开关、i2c master、六组2k上拉电阻以及负责模拟通信切
3、所述i2c多路复用器通过nvme存储背板上自带的mcu模拟i2c多路复用专用芯片实现通讯切换功能。
4、优选地，所述mosfet开关共有四组，分别为q1、q2、q3和q4，mcu微控单元包括有负责控制q1和q2连通的gpio引脚io1以及负责q3和q4连通的gpio引脚io2。
5、优选地，六组所述2k上拉电阻设置于i2c总线上，确保信号线在空闲时能保持电平，避免浮动状态导致通信错误。
6、优选地，当系统上电时，mcu微控单元会执行初始化操作，此时mcu微控单元会将其gpio引脚io1和io2设置为低电平，而四组所述mosfet开关q1、q2、q3和q4均处于关闭状态，i2c master与i2c slave1和i2c slave2均无法进行通讯。
7、优选地，所述i2c master需要与i2c slave1进行通信时，i2c master会向mcu微控单元发送指令，其具体流程为：
8、a1,mcu微控单元接收到来自i2c master的指令后，mcu微控单元会将gpio引脚io1设置为高电平；
9、a2,通过gpio io1的高电平信号，mcu微控单元会控制两组mosfet开关q1和q2导通；
10、a3,此时由于i2c master的i2c bus和i2c slave1的i2c bus1之间被q1和q2连通，使i2c master与i2c slave1建立连接，能够正常进行i2c通信。
11、优选地，所述i2c master需要与i2c slave2进行通信时，i2c master会向mcu微控单元发送指令，其具体流程为：
12、b1,mcu微控单元接收到来自i2c master的指令后，mcu微控单元会将gpio引脚io2设置为高电平；
13、b2,通过gpio io2的高电平信号，mcu微控单元会控制两组mosfet开关q3和q4导通；
14、b3,此时由于i2c master的i2c bus和i2c slave2的i2c bus2之间被q3和q4连通，使i2c master与i2c slave2建立连接，能够正常进行i2c通信。
15、优选地，当i2c master与任意一组i2c slave进行通信时，相应的i2c通道会被接通，确保两者之间的通信没有中断。
16、优选地，所述mcu微控单元通过将任意一组gpio引脚设置为低电平，来关闭相关的mosfet，切断i2c master与i2c slave的连接，为下一次通信做准备。
17、优选地，所述i2c多路复用器的通信切换功能仅通过mcu微控单元控制gpio引脚来实现，并通过四组mosfet开关，完成i2c总线的选择。
18、本专利技术的有益效果如下：
19、1、本专利技术通过mcu微控单元控制gpio引脚的电平来实现对四组mosfet开关的通断，在gpio引脚io1高电平时q1和q2将i2c master与i2c slave1连通，在gpio引脚io2高电平时q3和q4将i2c master与i2c slave2连通，完成i2c总线的选择，相较于传统的，使用专用i2c多路复用器芯片的方式，该复用器使用nvme存储背板上自带的mcu，并通过mosfet控制i2c通道切换可有效的减少硬件成本，无需额外的专用芯片，减少了采购和制造成本，具有推广效益。
20、2、本专利技术通过mcu微控单元控制gpio引脚，使该装置可以根据需求切换不同的i2c通道，无需修改硬件，只需要改变控制信号，更加灵活，并且只要硬件上提供了足够的gpio引脚和mosfet开关的控制点，就可以在多组i2c通道之间切换，而不需要进行硬件级的重构，更具可扩展性，能够根据不同的应用场景进行定制，更进一步的节约了成本。
21、3、本专利技术通过nvme存储背板上自带的mcu微控单元模拟i2c多路复用专用芯片实现通讯切换功能，避免了专用的复用器的使用，减少了电路板上的元器件数量，从而简化了布局设计，减少了pcb空间的占用，更重要的是mosfet开关控制简单且功耗低，mcu微控单元在控制过程中能够有效管理功耗，减少整体系统的能量消耗，并配合六组上拉电阻，保证了通信的稳定性，有效的提高了该复用器的可靠性。
本文档来自技高网...【技术保护点】
1.一种低成本I2C多路复用器，其特征在于：所述I2C多路复用器包括有MCU微控单元、MOSFET开关、I2C Master、六组2K上拉电阻以及负责模拟通信切换的I2C Slave1与I2CSlave2构成；
2.根据权利要求1所述的一种低成本I2C多路复用器，其特征在于：所述MOSFET开关共有四组，分别为Q1、Q2、Q3和Q4，MCU微控单元包括有负责控制Q1和Q2连通的GPIO引脚IO1以及负责Q3和Q4连通的GPIO引脚IO2。
3.根据权利要求1所述的一种低成本I2C多路复用器，其特征在于：六组所述2K上拉电阻设置于I2C总线上，确保信号线在空闲时能保持电平，避免浮动状态导致通信错误。
4.根据权利要求1所述的一种低成本I2C多路复用器，其特征在于：当系统上电时，MCU微控单元会执行初始化操作，此时MCU微控单元会将其GPIO引脚IO1和IO2设置为低电平，而四组所述MOSFET开关Q1、Q2、Q3和Q4均处于关闭状态，I2C Master与I2C Slave1和I2CSlave2均无法进行通讯。
5.根据权利要求1所述
6.根据权利要求1所述的一种低成本I2C多路复用器，其特征在于：所述I2C Master需要与I2C Slave2进行通信时，I2C Master会向MCU微控单元发送指令，其具体流程为：
7.根据权利要求1所述的一种低成本I2C多路复用器，其特征在于：当I2C Master与任意一组I2C Slave进行通信时，相应的I2C通道会被接通，确保两者之间的通信没有中断。
8.根据权利要求1所述的一种低成本I2C多路复用器，其特征在于：所述MCU微控单元通过将任意一组GPIO引脚设置为低电平，来关闭相关的MOSFET，切断I2C Master与I2C Slave的连接，为下一次通信做准备。
9.根据权利要求1所述的一种低成本I2C多路复用器，其特征在于：所述I2C多路复用器的通信切换功能仅通过MCU微控单元控制GPIO引脚来实现，并通过四组MOSFET开关，完成I2C总线的选择。
...【技术特征摘要】
1.一种低成本i2c多路复用器，其特征在于：所述i2c多路复用器包括有mcu微控单元、mosfet开关、i2c master、六组2k上拉电阻以及负责模拟通信切换的i2c slave1与i2cslave2构成；
2.根据权利要求1所述的一种低成本i2c多路复用器，其特征在于：所述mosfet开关共有四组，分别为q1、q2、q3和q4，mcu微控单元包括有负责控制q1和q2连通的gpio引脚io1以及负责q3和q4连通的gpio引脚io2。
3.根据权利要求1所述的一种低成本i2c多路复用器，其特征在于：六组所述2k上拉电阻设置于i2c总线上，确保信号线在空闲时能保持电平，避免浮动状态导致通信错误。
4.根据权利要求1所述的一种低成本i2c多路复用器，其特征在于：当系统上电时，mcu微控单元会执行初始化操作，此时mcu微控单元会将其gpio引脚io1和io2设置为低电平，而四组所述mosfet开关q1、q2、q3和q4均处于关闭状态，i2c master与i2c slave1和i2cslave2均无法进行通讯。
5.根据权利要求1所述的一...
【专利技术属性】
技术研发人员：陆敏疆，胡思云，
申请(专利权)人：迈存信息科技上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。