改善芯片内应力变形的方法技术

本发明专利技术公开了一种改善芯片内应力变形的方法，采用UV胶将芯片密封在两个相对的基板之间，然后将带有芯片的两个基板放置在超声波发生装置的装有去离子水的水槽中，接着，控制超声波发生装置在第一频率和第二频率进行切换，时间为第一时长，再控制超声波发生装置在第三频率和第四频率进行切换，时间为第二时长，最后，取出带有芯片的两个基板，并用紫外光照射UV胶，以使得UV胶失去粘度，从而分离芯片和两个基板，这样，在两次超声波处理下，不同频率的超声波反复对水中的芯片进行冲击震动，以改善芯片内应力，减少了芯片的弯曲度，改善了由于内应力造成变形的情况，并且，芯片本身不发生机械物理的加工过程，因而不会造成损害。

【技术实现步骤摘要】

本专利技术涉及芯片，特别是涉及一种改善芯片内应力变形的方法。

技术介绍

1、传统的芯片是以集合的方式来进行加工处理的。在加工过程中，芯片因为内应力的原因而产生了形变。该形变会作用在每一个芯片上，对芯片造成了不同的伤害。目前，改善该形变的办法，通常是通过研磨和热处理，但是，研磨会造成芯片材料的减薄，造成不必要的过度加工；而热处理中，虽然形变有所缓解，但无法得到更大的改善，因而上述两种办法效果不佳。

技术实现思路

1、本专利技术实施例针对现有技术中的不足，提供一种改善芯片内应力变形的方法，包括：

2、采用uv胶将芯片密封在两个相对的基板之间；

3、将带有芯片的两个所述基板放置在超声波发生装置的水槽中；其中，所述水槽内装有去离子水；

4、控制所述超声波发生装置在第一频率和第二频率进行切换，时间为第一时长；其中，所述第一频率低于所述第二频率；

5、控制所述超声波发生装置在第三频率和第四频率进行切换，时间为第二时长；其中，所述第三频率大于或等于所述第二频率，所述第三频率低于所述第四频率，所述第二时长大于所述第一时长；

6、取出带有芯片的两个所述基板，并用紫外光照射所述uv胶，以分离所述芯片和两个所述基板。

7、作为优选方案，所述第一频率为25.5khz，所述第二频率为49.5khz，所述第一时长为20分钟。

8、作为优选方案，所述第三频率为49.5khz，所述第四频率为97.5khz，所述第二时长为30-40分钟。

9、作为优选方案，两个所述基板中的至少一个具有容纳槽，所述容纳槽的深度大于或等于芯片的高度；则所述采用uv胶将芯片密封在两个相对的基板之间，具体包括：

10、将芯片放置在两个相对的基板之间，并将芯片容纳在所述基板的容纳槽中；

11、采用uv胶将两个相对的基板之间的缝隙密封。

12、作为优选方案，在所述采用uv胶将芯片密封在两个相对的基板之间之前，还包括：

13、在芯片的表面覆盖防静电薄膜。

14、作为优选方案，所述防静电薄膜的电阻率为106ω/sq～108ω/sq。

15、作为优选方案，所述控制所述超声波发生装置在第一频率和第二频率进行切换，具体包括：

16、控制所述超声波发生装置在第一频率工作第一时间段；

17、控制所述超声波发生装置在第二频率工作第二时间段；

18、更新所述第一时间段和所述第二时间段，并返回至所述控制所述超声波发生装置在第一频率工作第一时间段步骤，直到所述超声波发生装置的工作时长大于或等于第一时长为止。

19、作为优选方案，所述更新所述第一时间段和所述第二时间段，具体包括：

20、基于预先配置的第一更新系数与更新次数之间的映射关系，确定与当前更新次数对应的第一更新系数；

21、通过以下公式更新所述第一时间段：t1k’＝t1k+ak；其中，t1k’表示第k次更新后的第一时间段；t1k表示第k次更新前的第一时间段；ak表示第k次更新时的第一更新系数；

22、基于预先配置的第二更新系数与更新次数之间的映射关系，确定与当前更新次数对应的第二更新系数；

23、通过以下公式更新所述第二时间段：t2k’＝t2k+bk；其中，t2k’表示第k次更新后的第二时间段；t2k表示第k次更新前的第二时间段；bk表示第k次更新时的第二更新系数。

24、作为优选方案，所述控制所述超声波发生装置在第三频率和第四频率进行切换，具体包括：

25、控制所述超声波发生装置在第三频率工作第三时间段；

26、控制所述超声波发生装置在第四频率工作第四时间段；

27、更新所述第三时间段和所述第四时间段，并返回至所述控制所述超声波发生装置在第三频率工作第三时间段步骤，直到所述超声波发生装置的工作时长大于或等于第二时长为止。

28、作为优选方案，所述更新所述第三时间段和所述第四时间段，具体包括：

29、基于预先配置的第三更新系数与更新次数之间的映射关系，确定与当前更新次数对应的第三更新系数；

30、通过以下公式更新所述第三时间段：t3k’＝t3k+ck；其中，t3k’表示第k次更新后的第三时间段；t3k表示第k次更新前的第三时间段；ck表示第k次更新时的第三更新系数；

31、基于预先配置的第四更新系数与更新次数之间的映射关系，确定与当前更新次数对应的第四更新系数；

32、通过以下公式更新所述第四时间段：t4k’＝t4k+dk；其中，t4k’表示第k次更新后的第四时间段；t4k表示第k次更新前的第四时间段；bk表示第k次更新时的第四更新系数。

33、相比于现有技术，本专利技术实施例的有益效果在于：本专利技术实施例提供一种改善芯片内应力变形的方法，采用uv胶将芯片密封在两个相对的基板之间，然后将带有芯片的两个基板放置在超声波发生装置的装有去离子水的水槽中，接着，控制超声波发生装置在第一频率和第二频率进行切换，时间为第一时长，其中，第一频率低于第二频率，再控制超声波发生装置在第三频率和第四频率进行切换，时间为第二时长，其中，第三频率大于或等于第二频率，第三频率低于第四频率，第二时长大于第一时长，最后，取出带有芯片的两个基板，并用紫外光照射uv胶，以使得uv胶失去粘度，从而分离芯片和两个基板，这样，在两次超声波处理下，不同频率的超声波反复对水中的芯片进行冲击震动，以改善芯片内应力，减少了芯片的弯曲度，改善了由于内应力造成变形的情况，并且，芯片本身不发生机械物理的加工过程，因而不会造成损害。

本文档来自技高网...

【技术保护点】

1.一种改善芯片内应力变形的方法，其特征在于，包括：

2.如权利要求1所述的改善芯片内应力变形的方法，其特征在于，所述第一频率为25.5KHz，所述第二频率为49.5KHz，所述第一时长为20分钟。

3.如权利要求2所述的改善芯片内应力变形的方法，其特征在于，所述第三频率为49.5KHz，所述第四频率为97.5KHz，所述第二时长为30-40分钟。

4.如权利要求1所述的改善芯片内应力变形的方法，其特征在于，两个所述基板中的至少一个具有容纳槽，所述容纳槽的深度大于或等于芯片的高度；则所述采用UV胶将芯片密封在两个相对的基板之间，具体包括：

5.如权利要求1所述的改善芯片内应力变形的方法，其特征在于，在所述采用UV胶将芯片密封在两个相对的基板之间之前，还包括：

6.如权利要求5所述的改善芯片内应力变形的方法，其特征在于，所述防静电薄膜的电阻率为106Ω/sq～108Ω/sq。

7.如权利要求1-6任一项所述的改善芯片内应力变形的方法，其特征在于，所述控制所述超声波发生装置在第一频率和第二频率进行切换，具体包括：

8.如权利要求7所述的改善芯片内应力变形的方法，其特征在于，所述更新所述第一时间段和所述第二时间段，具体包括：

9.如权利要求1-6任一项所述的改善芯片内应力变形的方法，其特征在于，所述控制所述超声波发生装置在第三频率和第四频率进行切换，具体包括：

10.如权利要求9所述的改善芯片内应力变形的方法，其特征在于，所述更新所述第三时间段和所述第四时间段，具体包括：

...

【技术特征摘要】

1.一种改善芯片内应力变形的方法，其特征在于，包括：

2.如权利要求1所述的改善芯片内应力变形的方法，其特征在于，所述第一频率为25.5khz，所述第二频率为49.5khz，所述第一时长为20分钟。

3.如权利要求2所述的改善芯片内应力变形的方法，其特征在于，所述第三频率为49.5khz，所述第四频率为97.5khz，所述第二时长为30-40分钟。

4.如权利要求1所述的改善芯片内应力变形的方法，其特征在于，两个所述基板中的至少一个具有容纳槽，所述容纳槽的深度大于或等于芯片的高度；则所述采用uv胶将芯片密封在两个相对的基板之间，具体包括：

5.如权利要求1所述的改善芯片内应力变形的方法，其特征在于，在所述采用uv胶将芯片密封在两个相对的基板之...

【专利技术属性】
技术研发人员：刘慧，
申请(专利权)人：东莞新科技术研究开发有限公司，
类型：发明
国别省市：