System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术构思涉及包括多栅极金属氧化物半导体场效应晶体管(mosfet)的集成电路器件。
技术介绍
1、随着集成电路器件集成度的提高,其尺寸已缩小到极限状态,并且其缩放已达到极限。因此,需要一种通过使用集成电路器件的结构改变的新方法来改进集成电路器件的性能,并且提出了配备有具有新结构(诸如多栅极mosfet)的晶体管的集成电路器件。
技术实现思路
1、本专利技术构思提供了配备有包括多栅极金属氧化物半导体场效应晶体管(mosfet)的晶体管的集成电路器件,该多栅极mosfet具有改进的操作特性。
2、本专利技术构思提供了如下所述的集成电路器件。
3、根据本专利技术构思的一些方面,提供一种集成电路器件,包括:基底衬底层;片状分离壁,在基底衬底层上沿第一水平方向延伸;一对纳米片堆叠结构,包括介于其间的片状分离壁并且在第二水平方向上彼此分开,第二水平方向不同于第一水平方向,该对纳米片堆叠结构各自包括多个纳米片;多个包覆图案,在该对纳米片堆叠结构中的每一个纳米片堆叠结构中包括的多个纳米片中的每一个纳米片的第一端与片状分离壁之间;以及一对栅电极,在该对纳米片堆叠结构上沿第二水平方向延伸。
4、根据本专利技术构思的一些方面,提供了一种集成电路器件,包括:基底绝缘层,在基底衬底层上;片状分离壁,在基底绝缘层上沿第一水平方向延伸;一对纳米片堆叠结构,包括介于其间的片状分离壁并且在第二水平方向上彼此分开,第二水平方向不同于第一水平方向,该对纳米片堆叠结构各自包括多个
5、根据本专利技术构思的一些方面,提供了一种集成电路器件,包括:基底绝缘层,在基底衬底层上;片状分离壁,在基底绝缘层上沿第一水平方向延伸;一对纳米片堆叠结构,包括介于其间的片状分离壁并且在不同于第一水平方向的第二水平方向上彼此分开,该对纳米片堆叠结构各自包括多个纳米片;多个包覆图案,在该对纳米片堆叠结构中的每一个纳米片堆叠结构中包括的多个纳米片中的每一个纳米片的第一端与片状分离壁之间;多个栅电极,在该对纳米片堆叠结构中包括的多个纳米片中位于最上端处的纳米片上以及多个纳米片中的相邻纳米片之间,多个栅电极沿第二水平方向延伸;一对栅极绝缘层,在该对纳米片堆叠结构中的每一个纳米片堆叠结构中包括的多个纳米片与多个栅电极之间,该对栅极绝缘层的厚度均小于多个包覆图案中的每一个包覆图案的厚度;栅极封盖层,覆盖多个栅电极;一对源/漏区,连接到该对纳米片堆叠结构中的每一个纳米片堆叠结构中包括的多个纳米片中的每一个纳米片的与第一端相对的第二端;栅极接触部,被配置为穿透栅极封盖层并且连接到多个栅电极中的每一个栅电极;以及源/漏接触部,被配置为穿透基底衬底层并且连接到该对源/漏区中的每一个源/漏区,其中,片状分离壁具有在该对纳米片堆叠结构之间具有一对凹入部分的水平截面,其中,多个包覆图案布置在该对凹入部分中,并且其中,多个栅电极延伸到该对凹入部分中。
本文档来自技高网...【技术保护点】
1.一种集成电路器件,包括:
2.根据权利要求1所述的集成电路器件,其中,所述多个包覆图案在所述片状分离壁的两个侧壁中的每一个侧壁上在竖直方向上彼此分开。
3.根据权利要求2所述的集成电路器件,
4.根据权利要求1所述的集成电路器件,
5.根据权利要求4所述的集成电路器件,其中,
6.根据权利要求5所述的集成电路器件,其中,所述竖直壁部分沿所述竖直方向从下侧延伸到上侧,并且具有锥形形状,在所述锥形形状中所述竖直壁部分的水平宽度在所述第二水平方向上增加。
7.根据权利要求1所述的集成电路器件,
8.根据权利要求7所述的集成电路器件,其中,
9.根据权利要求1所述的集成电路器件,其中,所述一对栅电极的面向所述片状分离壁的第一端比所述一对纳米片堆叠结构中包括的多个纳米片中的每一个纳米片的所述第一端更靠近所述片状分离壁。
10.根据权利要求1所述的集成电路器件,其中,所述多个包覆图案包括与所述多个纳米片不同类型的半导体材料。
11.一种集成电路器件,包括:
13.根据权利要求12所述的集成电路器件,其中,
14.根据权利要求13所述的集成电路器件,其中,
15.根据权利要求11所述的集成电路器件,其中,
16.根据权利要求11所述的集成电路器件,
17.根据权利要求11所述的集成电路器件,
18.一种集成电路器件,包括:
19.根据权利要求18所述的集成电路器件,其中,
20.根据权利要求18所述的集成电路器件,其中,所述多个包覆图案中的每一个包覆图案的厚度大于所述一对栅极绝缘层中的每一个栅极绝缘层的厚度,并且具有2nm至3nm的厚度。
...【技术特征摘要】
1.一种集成电路器件,包括:
2.根据权利要求1所述的集成电路器件,其中,所述多个包覆图案在所述片状分离壁的两个侧壁中的每一个侧壁上在竖直方向上彼此分开。
3.根据权利要求2所述的集成电路器件,
4.根据权利要求1所述的集成电路器件,
5.根据权利要求4所述的集成电路器件,其中,
6.根据权利要求5所述的集成电路器件,其中,所述竖直壁部分沿所述竖直方向从下侧延伸到上侧,并且具有锥形形状,在所述锥形形状中所述竖直壁部分的水平宽度在所述第二水平方向上增加。
7.根据权利要求1所述的集成电路器件,
8.根据权利要求7所述的集成电路器件,其中,
9.根据权利要求1所述的集成电路器件,其中,所述一对栅电极的面向所述片状分离壁的第一端比所述一对纳米片堆叠结构中包括的多个纳米片中的每一个纳米片的所述第一端更靠近所述片状分离壁。
10.根据权利要求1所述的集成电路器件,其中,所述多个...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。