【技术实现步骤摘要】
本专利技术涉及显示设备，更具体而言，涉及到一种栅极驱动电路、阵列基板、显示面板和显示设备。
技术介绍
1、随着平板显示技术的不断进步，液晶显示器已经成功应用于多种显示设备中。为满足对窄边框的需求，栅极驱动电路的空间在不断被优化。在相关技术中，通过压缩信号线的线宽以及减小玻璃边缘与信号线的间距的方式压缩栅极驱动电路空间，但受限于抗腐蚀及抗静电能力，信号线所占的空间已接近极限，无法对栅极驱动电路占用的空间进行进一步压缩。
技术实现思路
1、本专利技术实施方式提供一种栅极驱动电路、阵列基板、显示面板和显示设备。
2、本专利技术实施方式提供一种栅极驱动电路，所述栅极驱动电路包括多个栅极驱动单元，所述栅极驱动单元包括：输入电路和输出电路，所述输入电路用于接收输入电压并将所述输入电压写入上拉节点，所述输入电路与所述上拉节点电连接；所述输出电路用于通过所述栅极驱动单元的输出节点输出栅极驱动信号，所述栅极驱动信号根据写入所述上拉节点的所述输入电压确定，所述输出电路与所述上拉节点和所述输出节点电连接；所述上拉节点和所述输出节点直接连接。
3、如此，栅极驱动单元接收的输入电压经过输入电路写入上拉节点，输出电路根据上拉节点处的输入电压输出栅极驱动信号，以驱动对应的像素工作；栅极驱动单元的上拉节点和输出节点直接连接，删除了原有的连接上拉节点和输出节点的电容，减小了栅极驱动单元在版图所占的空间，从而能够在满足安全距离的同时达成窄边框方案；同时删除电容后，增加了栅极驱动单元的输出能力，
4、在某些实施方式中，所述输入电路包括第一晶体管，所述第一晶体管的栅极和漏极与输入信号线电连接，所述输入信号线用于提供输入信号，所述第一晶体管的源极与所述上拉节点电连接。
5、如此，通过第一晶体管在输入电压为高电平时导通，使得输入电压能够写入上拉节点，从而拉高上拉节点的电位，使得输出电路能够输出栅极驱动信号。
6、在某些实施方式中，所述栅极驱动单元还包括复位电路，所述复位电路用于接收复位信号并对所述上拉节点进行复位。
7、如此，设置复位电路对上拉节点进行复位，能够拉低上拉节点的电位，避免栅极驱动单元的元器件由于长时间保持高电位而损坏。
8、在某些实施方式中，所述复位电路还包括第二晶体管，所述第二晶体管的栅极连接复位信号线，所述复位信号线用于提供复位信号，所述第二晶体管的源极连接第一电压线，所述第一电压线用于提供低电平，所述第二晶体管与所述上拉节点电连接。
9、如此，第二晶体管可以在复位信号的控制下对上拉节点进行复位。
10、在某些实施方式中，在接收到复位信号时，所述第二晶体管用于接通所述第一电压线与所述上拉节点，以对所述上拉节点进行复位。
11、如此，第二晶体管可以在复位信号的控制下对上拉节点进行复位，在复位信号为高电平时，第二晶体管导通从而使得第一电压线的低电平能够输入至上拉节点，将上拉节点的电位拉低，从而实现对上拉节点的复位。
12、在某些实施方式中，所述输出电路包括第三晶体管，所述第三晶体管的栅极与所述上拉节点电连接，所述第三晶体管的漏极连接时钟信号线，所述时钟信号线用于提供时钟信号，所述第三晶体管的源极与所述栅极驱动单元的输出节点电连接，以通过所述输出节点输出所述栅极驱动信号。
13、如此，上拉节点的电位可以控制第三晶体管的输出，使得第三晶体管导通，从而接通时钟信号线和输出节点，使得栅极驱动信号能够根据时钟信号输出。
14、在某些实施方式中，所述栅极驱动单元还包括下拉电路，所述下拉电路用于下拉所述上拉节点的电位，所述下拉电路连接第一电压线和所述上拉节点，所述第一电压线用于提供低电平。
15、如此，通过下拉电路下拉上拉节点的电位，使得上拉节点的电位能够被拉低，从而避免第三晶体管因为长时间偏置导致的损坏。
16、在某些实施方式中，所述下拉电路包括第四晶体管、第五晶体管、第六晶体管和第七晶体管，所述第四晶体管的源极与下拉节点电连接，所述第四晶体管的漏极连接第二电压线，所述第二电压线用于输入高电平；所述第五晶体管的栅极与所述上拉节点电连接，所述第五晶体管的漏极和所述下拉节点电连接，所述第五晶体管的源极连接所述第一电压线；所述第六晶体管的栅极与所述上拉节点电连接，所述第六晶体管的源极连接所述第一电压线；所述第七晶体管的栅极和漏极均连接所述第二电压线，所述第七晶体管的源极连接所述第六晶体管的漏极和所述第四晶体管的栅极。
17、如此，通过下拉电路对上拉节点的电位进行拉低，能够使得上拉节点的电位持续下拉，以对上拉节点进行降噪从而减少输出纹波。
18、在某些实施方式中，所述栅极驱动单元还包括降噪电路，所述降噪电路用于对栅极驱动单元进行降噪，所述降噪电路连接第一电压线，所述第一电压线用于提供低电平。
19、如此，通过降噪电路接通栅极驱动单元和第一电压线，使得第一电压线能够对栅极驱动单元电位进行拉低，以实现对栅极驱动单元的复位，从而进行降噪。
20、在某些实施方式中，所述降噪电路包括第八晶体管，所述第八晶体管用于对上拉节点进行降噪，所述第八晶体管的栅极连接起始控制线，所述第八晶体管的漏极连接所述上拉节点，所述第八晶体管的源极连接所述第一电压线，所述起始控制线只用于控制所述上拉节点的降噪。
21、如此，通过第八晶体管在起始控制线的控制线接通第一电压线和上拉节点，使得第一电压线传输的低电平能够拉低上拉节点的电位，实现对上拉节点的复位，从而实现对上拉节点的降噪。
22、在某些实施方式中，所述降噪电路包括第九晶体管，所述第九晶体管用于对上拉节点进行降噪，所述第九晶体管的栅极连接下拉节点，所述第九晶体管的漏极连接所述上拉节点，所述第九晶体管的源极连接所述第一电压线，所述第九晶体管用于根据所述下拉节点的电位对所述上拉节点进行降噪。
23、如此，通过第九晶体管在下拉节点的控制下导通，从而接通上拉节点和第一电压线的连接，使得第一电压线传输的低电平能够拉低上拉节点的电位，以实现对上拉节点的降噪。
24、在某些实施方式中，所述降噪电路包括第十晶体管，所述第十晶体管用于对所述栅极驱动单元的输出节点进行降噪，所述第十晶体管的栅极与下拉节点电连接，所述第十晶体管的漏极与所述输出节点电连接，所述第十晶体管的源极连接所述第一电压线。
25、如此，在下拉节点的控制第十晶体管导通，使得第一电压线和输出节点的连接接通，第一电压线传输的低电平输入至输出节点，并将输出节点的电位拉低，从而实现对输出节点的降噪。
26、本专利技术实施方式提供一种阵列基板，所述阵列基板包括上述任一实施方式的栅极驱动电路和过孔，所述栅极驱动电路还包括信号线，所述栅极驱动单元和所述信号线通过所述过孔进行电连接。
27、如此，阵列基板的栅极驱动单元接收的输入电压经过输入电路写入上拉节点，输出电路根据上拉节点处的输入电压输出栅本文档来自技高网...
【技术保护点】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个栅极驱动单元，所述栅极驱动单元包括：
2.根据权利要求1所述栅极驱动电路，其特征在于，所述输入电路包括：
3.根据权利要求1所述栅极驱动电路，其特征在于，所述栅极驱动单元还包括：
4.根据权利要求3所述栅极驱动电路，其特征在于，所述复位电路还包括：
5.根据权利要求4所述栅极驱动电路，其特征在于，在接收到复位信号时，所述第二晶体管用于接通所述第一电压线与所述上拉节点，以对所述上拉节点进行复位。
6.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出电路包括：
7.根据权利要求1所述栅极驱动电路，其特征在于，所述栅极驱动单元还包括：
8.根据权利要求7所述的栅极驱动电路，其特征在于，所述下拉电路包括：
9.根据权利要求1所述栅极驱动电路，其特征在于，所述栅极驱动单元还包括：
10.根据权利要求9所述栅极驱动电路，其特征在于，所述降噪电路包括：
11.根据权利要求9所述栅极驱动电路，其特征在于，所述降噪电
12.根据权利要求9所述栅极驱动电路，其特征在于，所述降噪电路包括：
13.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-12任意一项所述的栅极驱动电路和过孔，所述栅极驱动电路还包括信号线，所述栅极驱动单元和所述信号线通过所述过孔进行电连接。
14.根据权利要求13所述的阵列基板，其特征在于，所述过孔包括多个高电位过孔，所述高电位过孔设置为单对，所述高电位过孔在设定时间内保持高电位。
15.一种显示面板，其特征在于，所述显示面板包括权利要求13或14所述的阵列基板和像素，所述阵列基板的栅极驱动单元用于驱动所述像素。
16.一种显示设备，其特征在于，所述显示设备包括壳体和权利要求15所述的显示面板，所述显示面板设置在所述壳体内。
...【技术特征摘要】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多个栅极驱动单元，所述栅极驱动单元包括：
2.根据权利要求1所述栅极驱动电路，其特征在于，所述输入电路包括：
3.根据权利要求1所述栅极驱动电路，其特征在于，所述栅极驱动单元还包括：
4.根据权利要求3所述栅极驱动电路，其特征在于，所述复位电路还包括：
5.根据权利要求4所述栅极驱动电路，其特征在于，在接收到复位信号时，所述第二晶体管用于接通所述第一电压线与所述上拉节点，以对所述上拉节点进行复位。
6.根据权利要求1所述的栅极驱动电路，其特征在于，所述输出电路包括：
7.根据权利要求1所述栅极驱动电路，其特征在于，所述栅极驱动单元还包括：
8.根据权利要求7所述的栅极驱动电路，其特征在于，所述下拉电路包括：
9.根据权利要求1所述栅极驱动电路，其特征在于，所述栅极驱动单元还包括：
1...
【专利技术属性】
技术研发人员：李成，张晓洁，张帝伟，沈洁莲，魏旃，王世君，
申请(专利权)人：合肥京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。