【技术实现步骤摘要】
本公开关于一种半导体元件结构的制备方法。特别涉及一种具有不同深度的开口的半导体元件结构的制备方法。
技术介绍
1、对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件的不同形态与尺寸规模，整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造步骤执行于各式不同形态的半导体装置的整合(integration)。
2、然而，该等半导体元件的制造与整合包含许多复杂步骤与操作。在该等半导体元件中的整合变得越加复杂。该等半导体元件的制造与整合的复杂度中的增加可能造成多个缺陷。据此，有持续改善该等半导体元件的制造流程的需要，以便解决该等问题。
3、上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
1、本公开的一实施例提供一种半导体元件结构的制备方法。该制备方法包括形成一目标层在一半导体基底上；以及形成一第一能量敏感图案在该目标层上。该制备方法亦包括形成一加衬层以覆盖该第一能量敏感图案；以及形成一第二能量敏感图案在该加衬层上。该第一能量敏感图案与该第二能量敏感图案为交错排列。该制备方法还包括执行一蚀刻工艺以形成一第一开口以及一第二开口在该目标层中。该第一开口与该第二开口具
2、在一实施例中，该第一开口与该第二开口为交错排列。在一实施例中，该第二能量敏感图案与该第一能量敏感图案通过该加衬层而分隔开。在一实施例中，该第一能量敏感图案的一上表面以及各侧壁被该加衬层所覆盖。在一实施例中，该第二能量敏感图案的一下表面高于该第一能量敏感图案的一下表面。在一实施例中，该第二能量敏感图案的一上表面高于该第一能量敏感图案的一上表面。
3、在一实施例中，该第一能量敏感图案的一上表面高于该第二能量敏感图案的一下表面。在一实施例中，该加衬层包括一有机聚合物材料。在一实施例中，在该蚀刻工艺期间，移除该第一能量敏感图案、该第二能量敏感图案以及该加衬层。在一实施例中，该第一能量敏感图案与该第二能量敏感图案包含不同材料。
4、在一实施例中，该第一能量敏感图案的一材料相同于该第二能量敏感图案的一材料。在一实施例中，该制备方法还包括在该加衬层形成之前，执行一能量处理工艺以将该第一能量敏感图案的一上部转换成一处理部。在一实施例中，在该蚀刻工艺期间，该处理部的一蚀刻率不同于该第二能量敏感图案的一蚀刻率。在一实施例中，该制备方法还包括在该蚀刻工艺之前，执行一能量处理工艺以将该第二能量处理图案的一上部转换成一处理部。在一实施例中，在该蚀刻工艺期间，该处理部的一蚀刻率不同于该第一能量敏感图案的一蚀刻率。
5、本公开的另一实施例提供一种半导体元件结构的制备方法。该制备方法包括形成一目标层在一半导体基底上；以及形成多个第一能量敏感图案在该目标层上。该制备方法亦包括形成一加衬层以共形地覆盖该等第一能量敏感图案。一第一开口形成在该加衬层上以及在该等第一能量敏感图案之间。该制备方法还包括以一第二能量敏感图案填满该第一开口；以及执行一蚀刻工艺以形成多个第二开口以及一第三开口在该目标层中，其中该第三开口位在该等第二开口之间，而该等第二开口与该第三开口具有不同深度。
6、在一实施例中，该等第二开口的各深度大致上相同。在一实施例中，该第一能量敏感图案包含一第一材料，该第二能量敏感图案包含一第二材料，且该第一材料不同于该第二材料。在一实施例中，在该蚀刻期间，该等第一能量敏感图案具有一第一蚀刻率，该第二能量敏感图案具有一第二蚀刻率，而该第二蚀刻率不同于该第一蚀刻率。在一实施例中，在该蚀刻工艺期间，该加衬层具有一第三蚀刻率，而该第一蚀刻率与该第二蚀刻率每一个均大于该第三蚀刻率。
7、在一实施例中，该第一能量敏感图案的一材料以及该第二能量敏感图案的一材料是相同的。在一实施例中，该制备方法还包括在该加衬层形成之前，执行一能量处理工艺以将每一个第一能量敏感图案的至少一部分转换成一处理部。在一实施例中，该等处理部的各上表面以及各侧壁被该加衬层所覆盖。在一实施例中，该制备方法还包括在该蚀刻工艺执行之前，执行一能量处理工艺，以将该第二能量敏感图案的至少一部分转换成一处理部。在一实施例中，该制备方法还包括在该加衬层形成之前，在每一个第一能量敏感图案上执行一能量处理工艺；以及在该蚀刻工艺执行之前，在该第二能量敏感图案上执行另一个能量处理工艺。
8、本公开提供一种半导体元件结构的制备方法的一些实施例。该制备方法包括形成一第一能量敏感图案在一目标层上；形成一加衬层以覆盖该第一能量敏感图案；以及形成一第二能量敏感图案在该加衬层上。在一些实施例中，该第一能量敏感图案与该第二能量敏感图案为交错排列。该制备方法亦包括执行一蚀刻工艺以形成多个开口在该目标层中，且该等开口具有不同深度。由于具有不同深度的该等开口可同时形成，因此可降低该半导体元件结构的制造成本以及时间，并可达到更佳的设计灵活性。
9、上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
【技术保护点】
1.一种半导体元件结构的制备方法，包括：
2.如权利要求1所述的半导体元件结构的制备方法，其中该等第二开口的各深度大致为相同。
3.如权利要求1所述的半导体元件结构的制备方法，其中该第一能量敏感图案包含一第一材料，该第二能量敏感图案包含一第二材料，而该第一材料不同于该第二材料。
4.如权利要求1所述的半导体元件结构的制备方法，其中在该蚀刻工艺期间，该等第一能量敏感图案具有一第一蚀刻率，且该第二能量敏感图案具有一第二蚀刻率，该第二蚀刻率不同于该第一蚀刻率。
5.如权利要求4所述的半导体元件结构的制备方法，其中在该蚀刻工艺期间，该加衬层具有一第三蚀刻率，该第一蚀刻率与该第二蚀刻率每一个均大于该第三蚀刻率。
6.如权利要求4所述的半导体元件结构的制备方法，其中该第一能量敏感图案的一材料与该第二能量敏感图案的一材料是相同的。
7.如权利要求4所述的半导体元件结构的制备方法，其中该等第一处理部的各上表面以及各侧壁被该加衬层所覆盖。
8.如权利要求4所述的半导体元件结构的制备方法，还包括在该蚀刻工艺执行之前，
9.一种半导体元件结构的制备方法，包括：
10.如权利要求9所述的半导体元件结构的制备方法，其中该等第二开口的各深度大致是相同的。
11.如权利要求9所述的半导体元件结构的制备方法，其中该等第一能量敏感图案包含一第一材料，该第二能量敏感图案包含一第二材料，而该第一材料不同于该第二材料。
12.如权利要求9所述的半导体元件结构的制备方法，其中在该蚀刻工艺期间，该等第一能量敏感图案具有一第一蚀刻率，该第二能量敏感图案具有一第二蚀刻率，而该第二蚀刻率不同于该第一蚀刻率。
13.如权利要求9所述的半导体元件结构的制备方法，其中在该蚀刻工艺期间，该加衬层具有一第三蚀刻率，而该第一蚀刻率与该第二蚀刻率每一个均大于该第三蚀刻率。
14.如权利要求9所述的半导体元件结构的制备方法，其中该第一能量敏感图案的一材料以及该第二能量敏感图案的一材料是相同的。
15.如权利要求9所述的半导体元件结构的制备方法，其中该等第一处理部的各上表面以及各侧壁被该加衬层所覆盖。
...【技术特征摘要】
1.一种半导体元件结构的制备方法，包括：
2.如权利要求1所述的半导体元件结构的制备方法，其中该等第二开口的各深度大致为相同。
3.如权利要求1所述的半导体元件结构的制备方法，其中该第一能量敏感图案包含一第一材料，该第二能量敏感图案包含一第二材料，而该第一材料不同于该第二材料。
4.如权利要求1所述的半导体元件结构的制备方法，其中在该蚀刻工艺期间，该等第一能量敏感图案具有一第一蚀刻率，且该第二能量敏感图案具有一第二蚀刻率，该第二蚀刻率不同于该第一蚀刻率。
5.如权利要求4所述的半导体元件结构的制备方法，其中在该蚀刻工艺期间，该加衬层具有一第三蚀刻率，该第一蚀刻率与该第二蚀刻率每一个均大于该第三蚀刻率。
6.如权利要求4所述的半导体元件结构的制备方法，其中该第一能量敏感图案的一材料与该第二能量敏感图案的一材料是相同的。
7.如权利要求4所述的半导体元件结构的制备方法，其中该等第一处理部的各上表面以及各侧壁被该加衬层所覆盖。
8.如权利要求4所述的半导体元件结构的制备方法，还包括在该蚀刻工艺执行之前，执行一能量...
【专利技术属性】
技术研发人员：吴智琮，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。