【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体器件及其制造方法。
技术介绍
1、互补场效应晶体管器件(complementary field effect transistor，可缩写为cfet)包括垂直堆叠的n型晶体管和p型晶体管，以提高cmos器件的集成密度。另外，环栅晶体管相对于平面晶体管和鳍式场效应晶体管具有较高的栅控能力等优势，因此当cfet器件包括的n型晶体管和p型晶体管均采用环栅晶体管时可以提高该cmos器件的工作性能。
2、但是，现有的cfet器件的工作性能并不佳。并且，采用现有制造方法制造cfet器件的集成难度也较大，不利于提高cfet器件的良率。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其制造方法，用于提高半导体器件的良率和工作性能，降低半导体器件的集成难度。
2、为了实现上述目的，本专利技术提供了一种半导体器件，该半导体器件包括：半导体基底、n型环栅晶体管、p型环栅晶体管和绝缘层。n型环栅晶体管和p型环栅晶体管沿半导体基底的厚度方向间隔分布。绝缘层设置在n型环栅晶体管包括的源/漏区与p型环栅晶体管包括的源/漏区之间。其中，n型环栅晶体管包括的沟道区中纳米结构的晶向为[111]晶向。p型环栅晶体管包括的沟道区中纳米结构的晶向为[110]晶向。n型环栅晶体管包括的沟道区与p型环栅晶体管包括的沟道区自对准。
3、采用上述技术方案的情况下，导电类型相反的n型环栅晶体管和p型环栅晶体管沿半导体基底的厚度方向间隔分布，此时二
4、此外，本专利技术提供半导体器件中，n型环栅晶体管包括的沟道区与p型环栅晶体管包括的沟道区自对准，利于降低后续互连工艺的难度，降低漏电风险的同时，还利于降低寄生电容，利于提高半导体器件的良率和工作性能，降低半导体器件的集成难度。
5、在一种示例中，n型环栅晶体管包括的沟道区的材料与p型环栅晶体管包括的沟道区的材料不同。
6、在一种示例中，p型环栅晶体管包括的沟道区材料对应的载流子迁移率，大于n型环栅晶体管包括的沟道区材料对应的载流子迁移率。
7、在一种示例中，n型环栅晶体管包括的沟道区的材料包括硅。
8、在一种示例中，p型环栅晶体管包括的沟道区的材料包括锗硅或锗。
9、在一种示例中，n型环栅晶体管包括的源/漏区分别与n型环栅晶体管包括的栅堆叠结构直接接触。
10、在一种示例中，p型环栅晶体管还包括内侧墙。内侧墙位于p型环栅晶体管包括的源/漏区和栅堆叠结构之间。
11、在一种示例中，n型环栅晶体管包括的栅堆叠结构的材料和/或厚度，分别与p型环栅晶体管包括的栅堆叠结构的材料和/或厚度相同。
12、第二方面，本专利技术提供了一种半导体器件的制造方法，该半导体器件的制造方法包括：首先，提供一半导体基底。接下来，在半导体基底上形成n型环栅晶体管、p型环栅晶体管和绝缘层。n型环栅晶体管和p型环栅晶体管沿半导体基底的厚度方向间隔分布。绝缘层设置在n型环栅晶体管包括的源/漏区与p型环栅晶体管包括的源/漏区之间。其中，n型环栅晶体管包括的沟道区中纳米结构的晶向为[111]晶向。p型环栅晶体管包括的沟道区中纳米结构的晶向为[110]晶向。n型环栅晶体管包括的沟道区与p型环栅晶体管包括的沟道区自对准。
13、在一种示例中，在半导体基底上形成n型环栅晶体管、p型环栅晶体管和绝缘层，包括：沿半导体基底的厚度方向，在半导体基底上形成层叠设置的半导体叠层、第一牺牲层和第一沟道层。半导体叠层包括交替层叠的第二牺牲层和第二沟道层。半导体叠层中位于底层和位于顶层的膜层均为第二牺牲层。接下来，在第一掩膜结构的掩膜作用下，采用各向同性刻蚀工艺，刻蚀第一沟道层，以形成凹口结构。采用各向异性刻蚀工艺在凹口结构的下方形成鳍部，并采用钝化工艺在已形成的凹口结构和鳍部的外周形成钝化层。重复操作，直至形成第一鳍状结构、且第一鳍状结构包括的凹口结构的层数比n型环栅晶体管包括的纳米结构的层数多一层。接下来，在相同第一掩膜结构的掩膜作用下，刻蚀第一牺牲层；并刻蚀半导体叠层，以形成第二鳍状结构。接下来，去除第一掩膜结构；并去除钝化层。接下来，基于第一鳍状结构形成n型环栅晶体管；并基于第二鳍状结构形成p型环栅晶体管。
14、在一种示例中，基于第一鳍状结构形成n型环栅晶体管；并基于第二鳍状结构形成p型环栅晶体管，包括：形成横跨在第一鳍状结构和第二鳍状结构上的第二掩膜结构。接下来，对第一鳍状结构暴露在第二掩膜结构之外的部分进行处理，以形成n型环栅晶体管包括的源/漏区。对第二鳍状结构暴露在第二掩膜结构之外的部分进行处理，以形成p型环栅晶体管包括的源/漏区；并在n型环栅晶体管包括的源/漏区与p型环栅晶体管包括的源/漏区之间形成绝缘层。接下来，去除至少部分第二掩膜结构。接下来，对剩余的第一鳍状结构进行选择性刻蚀，以形成n型环栅晶体管包括的纳米结构。接下来，选择性去除剩余的第二牺牲层，以使剩余的第二沟道层形成p型环栅晶体管包括的纳米结构。接下来，形成环绕在n型环栅晶体管包括的纳米结构外周的栅堆叠结构；并形成环绕在p型环栅晶体管包括的纳米结构的栅堆叠结构。
15、在一种示例中，去除至少部分第二掩膜结构后，形成环绕在n型环栅晶体管包括的纳米结构外周的栅堆叠结构；并形成环绕在p型环栅晶体管包括的纳米结构的栅堆叠结构前，半导体器件的制造方法还包括：去除剩余的第一牺牲层。
16、在一种示例中，去除剩余的第一牺牲层后，形成环绕在n型环栅晶体管包括的纳米结构外周的栅堆叠结构；并形成环绕在p型环栅晶体管包括的纳米结构的栅堆叠结构前，半导体器件的制造方法还包括：在去除剩余的第一牺牲层所释放的空间内形成中部介质隔离层。
17、在一种示例中，形成横跨在第一鳍状结构和第二鳍状结构上的第二掩膜结构后，形成n型环栅晶体管包括的源/漏区和p型环栅晶体管包括的源/漏区前，半导体器件的制造方法还包括：选择性去除至少部分第一牺牲层，以形成介质填充区域。接下来，在介质填充区域内形成中部介质隔离层。接下来，去除中部介质隔离层暴露在第二掩膜结构之外的部分。
18、在一种示例中，第二牺牲层的材料与第一沟道层的材料相同，在对剩余的第一鳍状结构进行选择性刻蚀的同时，选择性去除剩余的第二牺牲层。
19、在一种示例中，对第二鳍状结构暴露在第二掩膜结构之外的部分进行本文档来自技高网...
【技术保护点】
1.一种半导体器件，其特征在于，包括：半导体基底、N型环栅晶体管、P型环栅晶体管和绝缘层；所述N型环栅晶体管和所述P型环栅晶体管沿所述半导体基底的厚度方向间隔分布；所述绝缘层设置在所述N型环栅晶体管包括的源/漏区与所述P型环栅晶体管包括的源/漏区之间；
2.根据权利要求1所述的半导体器件，其特征在于，所述N型环栅晶体管包括的沟道区的材料与所述P型环栅晶体管包括的沟道区的材料不同；
3.根据权利要求1所述的半导体器件，其特征在于，所述N型环栅晶体管包括的沟道区的材料包括硅；
4.根据权利要求1所述的半导体器件，其特征在于，所述N型环栅晶体管包括的源/漏区分别与所述N型环栅晶体管包括的栅堆叠结构直接接触；
5.根据权利要求1所述的半导体器件，其特征在于，所述N型环栅晶体管包括的栅堆叠结构的材料和/或厚度，分别与所述P型环栅晶体管包括的栅堆叠结构的材料和/或厚度相同。
6.一种半导体器件的制造方法，其特征在于，包括：
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述在所述半导体基底上形成N型环栅晶体管
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述基于所述第一鳍状结构形成所述N型环栅晶体管；并基于所述第二鳍状结构形成所述P型环栅晶体管，包括：
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述去除至少部分所述第二掩膜结构后，所述形成环绕在所述N型环栅晶体管包括的纳米结构外周的栅堆叠结构；并形成环绕在所述P型环栅晶体管包括的纳米结构的栅堆叠结构前，所述半导体器件的制造方法还包括：去除剩余的所述第一牺牲层。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述去除剩余的所述第一牺牲层后，所述形成环绕在所述N型环栅晶体管包括的纳米结构外周的栅堆叠结构；并形成环绕在所述P型环栅晶体管包括的纳米结构的栅堆叠结构前，所述半导体器件的制造方法还包括：在去除剩余的所述第一牺牲层所释放的空间内形成中部介质隔离层。
11.根据权利要求8所述的半导体器件的制造方法，其特征在于，形成横跨在所述第一鳍状结构和所述第二鳍状结构上的所述第二掩膜结构后，形成所述N型环栅晶体管包括的源/漏区和P型环栅晶体管包括的源/漏区前，所述半导体器件的制造方法还包括：
12.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述第二牺牲层的材料与所述第一沟道层的材料相同，在对剩余的所述第一鳍状结构进行选择性刻蚀的同时，选择性去除剩余的所述第二牺牲层。
13.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述对所述第二鳍状结构暴露在所述第二掩膜结构之外的部分进行处理，以形成P型环栅晶体管包括的源/漏区，包括：
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体基底、n型环栅晶体管、p型环栅晶体管和绝缘层；所述n型环栅晶体管和所述p型环栅晶体管沿所述半导体基底的厚度方向间隔分布；所述绝缘层设置在所述n型环栅晶体管包括的源/漏区与所述p型环栅晶体管包括的源/漏区之间；
2.根据权利要求1所述的半导体器件，其特征在于，所述n型环栅晶体管包括的沟道区的材料与所述p型环栅晶体管包括的沟道区的材料不同；
3.根据权利要求1所述的半导体器件，其特征在于，所述n型环栅晶体管包括的沟道区的材料包括硅；
4.根据权利要求1所述的半导体器件，其特征在于，所述n型环栅晶体管包括的源/漏区分别与所述n型环栅晶体管包括的栅堆叠结构直接接触；
5.根据权利要求1所述的半导体器件，其特征在于，所述n型环栅晶体管包括的栅堆叠结构的材料和/或厚度，分别与所述p型环栅晶体管包括的栅堆叠结构的材料和/或厚度相同。
6.一种半导体器件的制造方法，其特征在于，包括：
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述在所述半导体基底上形成n型环栅晶体管、p型环栅晶体管和绝缘层，包括：
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述基于所述第一鳍状结构形成所述n型环栅晶体管；并基于所述第二鳍状结构形成所述p型环栅晶体管，包括：
9.根...
【专利技术属性】
技术研发人员：李永亮，王鑫，王晓磊，罗军，
申请(专利权)人：北京知识产权运营管理有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。