【技术实现步骤摘要】
本申请涉及半导体，特别涉及一种功率半导体器件。
技术介绍
1、在功率半导体器件中，更低的导通损耗和开关损耗是评价器件性能的重要指标。沟槽（trench）工艺由于将沟道从水平变成垂直，消除了平面结构寄生jfet电阻的影响，使元胞尺寸大大缩小，在此基础上增加原胞密度，提高单位面积沟道的总宽度就可以使得器件在单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降以及相关参数得到优化，实现了更小尺寸的管芯拥有更大功率和更高性能的目标，因此沟槽工艺越来越多的运用于新型功率半导体器件中。
2、随着单元密度的提高，极间电阻会加大，开关损耗相应增大，其中栅漏电容cgd直接关系到器件的开关特性。sgt（split gate trench）结构由于栅极导体延伸到漂移区，同时栅极导体和漏极之间由于有厚的氧化层隔开，从而减少了栅漏电容cgd，提高了开关速度，减少了开关损耗。与此同时，由于sgt的特殊结构，通常将栅极导体下方的屏蔽导体和源极连接在一起，共同接地，引入了电荷平衡效果，使器件的垂直方向有了resurf（reducedsurface field，降低表面电场）效应，进一步减小导通电阻rdson，降低导通损耗。
3、现有技术中，栅极导体高出衬底表面，当沟槽宽度减小到一定尺寸后，这种结构会导致后续平坦化工艺、光刻工艺难度增加，容易出现参数失效，产生低良率和可靠性风险。如何减少光刻、降低制造成本，优化功率半导体器件的结构和制造工艺，是本
人员所要研究的内容。
技术实现思路
2、根据本专利技术的一方面，提供一种功率半导体器件，包括：第一掺杂类型的半导体衬底；多个沟槽，位于所述半导体衬底中，所述多个沟槽包括位于所述半导体衬底的第一区域的第一沟槽、第二区域的第二沟槽和第三区域的第三沟槽；第一屏蔽导体，位于所述第一沟槽的下部，所述第一屏蔽导体和所述半导体衬底之间经由屏蔽介质层隔离；栅极导体，位于所述第一沟槽的上部，所述栅极导体和所述半导体衬底之间经由栅介质层隔离，且所述栅极导体和所述第一屏蔽导体之间经由第一绝缘层隔离；第二屏蔽导体，位于所述第二沟槽的下部，所述第二屏蔽导体和所述半导体衬底之间经由所述屏蔽介质层隔离；栅极布线，位于所述第二沟槽的上部，所述栅极布线和所述半导体衬底之间经由所述栅介质层隔离，且所述栅极布线和所述第二屏蔽导体之间经由第二绝缘层隔离；屏蔽布线，位于所述第三沟槽中，所述屏蔽布线经由所述屏蔽介质层与所述半导体衬底隔离，所述屏蔽布线与所述第一屏蔽导体和所述第二屏蔽导体电连接；体区，位于所述半导体衬底中，所述体区邻近所述第一沟槽、第二沟槽和第三沟槽的上部，且为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；源区，位于所述第一区域的体区中，所述源区为第一掺杂类型；第一接触区、第二接触区以及第三接触区，所述第一接触区位于所述第一区域的所述体区和所述源区中，所述第二接触区位于所述栅极布线中，所述第三接触区位于所述屏蔽布线中；源极电极，经由所述第一接触区与所述源区电连接；栅极电极，经由所述第二接触区与所述栅极布线电连接；屏蔽电极，经由所述第三接触区与所述屏蔽布线电连接；以及漏极电极，位于所述半导体衬底远离所述体区的一侧表面。
3、可选地，所述栅介质层覆盖所述第一沟槽的上部侧壁和所述第二沟槽的上部侧壁；所述栅极导体与所述半导体衬底的表面齐平，所述栅极布线与所述半导体衬底的表面齐平。
4、可选地，所述栅介质层覆盖所述第一沟槽的上部侧壁，所述第一区域的半导体衬底的表面，所述第二沟槽的上部侧壁以及所述第二区域的半导体衬底的表面；所述栅极导体与所述半导体衬底上的栅介质层的表面齐平，所述栅极布线与所述半导体衬底上的栅介质层的表面齐平。
5、可选地，所述第一屏蔽导体包括被所述第一沟槽中的屏蔽介质层围绕的第一部分和高于所述第一沟槽中的屏蔽介质层的第二部分，所述第一屏蔽导体的第二部分的宽度小于所述第一屏蔽导体的第一部分的宽度；所述第二屏蔽导体包括被所述第二沟槽中的屏蔽介质层围绕的第一部分和高于所述第二沟槽中的屏蔽介质层的第二部分，所述第二屏蔽导体的第二部分的宽度小于所述第二屏蔽导体的第一部分的宽度。
6、可选地，所述第一沟槽的上部的宽度大于所述第一沟槽的下部的宽度，所述第二沟槽的上部的宽度大于所述第二沟槽的下部的宽度；或者所述第一沟槽的上部的宽度与所述第一沟槽的下部的宽度一致，所述第二沟槽上部的宽度与所述第二沟槽的下部的宽度一致。
7、可选地，所述第一屏蔽导体被所述第一沟槽中的屏蔽介质层围绕，所述第一屏蔽导体的顶部与所述第一沟槽中的屏蔽介质层的顶部齐平，所述第一绝缘层位于所述第一屏蔽导体的顶部；所述第二屏蔽导体被所述第二沟槽中的屏蔽介质层围绕，所述第二屏蔽导体的顶部与所述第二沟槽中的屏蔽介质层的顶部齐平，所述第二绝缘层位于所述第二屏蔽导体的顶部。
8、可选地，还包括掩模层，所述掩模层位于所述第三区域内，在所述第三区域内，所述掩模层覆盖所述半导体衬底上方的屏蔽介质层的表面以及所述屏蔽布线的表面。
9、可选地，所述第一沟槽中的屏蔽导体的顶部高于所述第二沟槽中的屏蔽导体的顶部。
10、可选地，所述第二区域的半导体衬底中还设置有掺杂区，所述掺杂区的深度至少达到所述第二沟槽的侧壁的栅介质层的延伸深度。
11、可选地，还包括层间介质层，所述层间介质层位于所述半导体衬底上方、所述栅极导体上方、所述栅极布线上方以及所述屏蔽布线上方，所述源极电极、所述栅极电极和所述屏蔽电极分别贯穿所述层间介质层与所述第一接触区、所述第二接触区和所述第三接触区电连接。
12、可选地，所述源极电极位于所述第一区域中，所述栅极电极位于所述第二区域中，所述屏蔽电极位于所述第三区域中，所述源极电极、栅极电极和所述屏蔽电极彼此隔开。
13、本技术实施例提供的功率半导体器件将栅极布线设置于沟槽的内部，相对于传统技术中将栅极布线设置于半导体衬底上方，本实施例的功率半导体器件的管芯尺寸可以进一步压缩，优化功率半导体器件的结构和制造工艺，减小制造工艺难度，减少参数失效、提高良率、降低可靠性风险，节省了工艺步骤。
14、进一步地，源极电极、栅极电极和屏蔽电极分别经由第一接触区、第二接触区和第三接触区与源区、栅极布线和屏蔽布线电连接，可以降低接触电阻，增强eas（单脉冲雪崩击穿能量）。
15、进一步地，栅极布线可以和栅极导体在同一步骤形成，减少光刻次数，降低制造成本。
16、进一步地，由于将栅极布线设置于沟槽内部，且其顶部与半导体衬底的表面或者半导体衬底上的栅介质层的表面齐平，使得源极电极、栅极电极以及屏蔽电极的接触孔的深度可以设置为相同，可以经由同一刻蚀步骤形成。
17、在优选的实施例中，对屏蔽导体的顶部进行氧化，进一步使得屏蔽导体顶部的宽度以及高度减小，栅极电极的底部与屏蔽导体的顶部之间的距离增大，避本文档来自技高网...
【技术保护点】
1.一种功率半导体器件，其特征在于，包括：
2.根据权利要求1所述的功率半导体器件，其特征在于，所述栅介质层覆盖所述第一沟槽的上部侧壁和所述第二沟槽的上部侧壁；
3.根据权利要求1所述的功率半导体器件，其特征在于，所述栅介质层覆盖所述第一沟槽的上部侧壁，所述第一区域的半导体衬底的表面，所述第二沟槽的上部侧壁以及所述第二区域的半导体衬底的表面；
4.根据权利要求1所述的功率半导体器件，其特征在于，所述第一屏蔽导体包括被所述第一沟槽中的屏蔽介质层围绕的第一部分和高于所述第一沟槽中的屏蔽介质层的第二部分，所述第一屏蔽导体的第二部分的宽度小于所述第一屏蔽导体的第一部分的宽度；
5.根据权利要求1所述的功率半导体器件，其特征在于，所述第一沟槽的上部的宽度大于所述第一沟槽的下部的宽度，所述第二沟槽的上部的宽度大于所述第二沟槽的下部的宽度；或者所述第一沟槽的上部的宽度与所述第一沟槽的下部的宽度一致，所述第二沟槽上部的宽度与所述第二沟槽的下部的宽度一致。
6.根据权利要求1所述的功率半导体器件，其特征在于，所述第一屏蔽导体被所述第一沟槽
7.根据权利要求1所述的功率半导体器件，其特征在于，还包括掩模层，所述掩模层位于所述第三区域内，在所述第三区域内，所述掩模层覆盖所述半导体衬底上方的屏蔽介质层的表面以及所述屏蔽布线的表面。
8.根据权利要求1所述的功率半导体器件，其特征在于，所述第一沟槽中的屏蔽导体的顶部高于所述第二沟槽中的屏蔽导体的顶部。
9.根据权利要求8所述的功率半导体器件，其中，所述第二区域的半导体衬底中还设置有掺杂区，所述掺杂区的深度至少达到所述第二沟槽的侧壁的栅介质层的延伸深度。
10.根据权利要求1所述的功率半导体器件，其特征在于，还包括层间介质层，所述层间介质层位于所述半导体衬底上方、所述栅极导体上方、所述栅极布线上方以及所述屏蔽布线上方，所述源极电极、所述栅极电极和所述屏蔽电极分别贯穿所述层间介质层与所述第一接触区、所述第二接触区和所述第三接触区电连接。
11.根据权利要求1所述的功率半导体器件，其特征在于，所述源极电极位于所述第一区域中，所述栅极电极位于所述第二区域中，所述屏蔽电极位于所述第三区域中，所述源极电极、栅极电极和所述屏蔽电极彼此隔开。
...【技术特征摘要】
1.一种功率半导体器件，其特征在于，包括：
2.根据权利要求1所述的功率半导体器件，其特征在于，所述栅介质层覆盖所述第一沟槽的上部侧壁和所述第二沟槽的上部侧壁；
3.根据权利要求1所述的功率半导体器件，其特征在于，所述栅介质层覆盖所述第一沟槽的上部侧壁，所述第一区域的半导体衬底的表面，所述第二沟槽的上部侧壁以及所述第二区域的半导体衬底的表面；
4.根据权利要求1所述的功率半导体器件，其特征在于，所述第一屏蔽导体包括被所述第一沟槽中的屏蔽介质层围绕的第一部分和高于所述第一沟槽中的屏蔽介质层的第二部分，所述第一屏蔽导体的第二部分的宽度小于所述第一屏蔽导体的第一部分的宽度；
5.根据权利要求1所述的功率半导体器件，其特征在于，所述第一沟槽的上部的宽度大于所述第一沟槽的下部的宽度，所述第二沟槽的上部的宽度大于所述第二沟槽的下部的宽度；或者所述第一沟槽的上部的宽度与所述第一沟槽的下部的宽度一致，所述第二沟槽上部的宽度与所述第二沟槽的下部的宽度一致。
6.根据权利要求1所述的功率半导体器件，其特征在于，所述第一屏蔽导体被所述第一沟槽中的屏蔽介质层围绕，所述第一屏蔽导体的顶部与所述第一沟槽中的屏蔽介质层...
【专利技术属性】
技术研发人员：杨彦涛，吴晶，陈琛，郭广兴，
申请(专利权)人：杭州士兰集昕微电子有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。