【技术实现步骤摘要】
本公开涉及集成电路，特别是涉及一种半导体结构及其制备方法。
技术介绍
1、在传统的三维存储器件制备过程中，通常先制备硅/锗硅的层叠结构，并且在形成存储单元的晶体管和电容器之前，先对层叠结构进行刻蚀，以形成隔离沟槽。隔离沟槽用于将后续形成的晶体管和/或电容器隔离。然后再在隔离沟槽内填充上绝缘介质层。
2、然而，随着三维存储器件层叠的层数越来越多，隔离沟槽的深度越来越深。此时，可能出现隔离沟槽的底部无法完全刻蚀，从而使得底层的晶体管和/或电容器出现错误的电连接，导致整个存储单元的性能不稳定，从而影响器件性能。
技术实现思路
1、基于此，本公开实施例提供一种能够降低存储器件尤其是三维存储器件制备的工艺难度的半导体结构及其制备方法。
2、一种半导体结构的制备方法，包括：
3、提供基底，且于所述基底上形成交替堆叠的第一隔离层以及第二隔离层；
4、刻蚀所述第一隔离层以及所述第二隔离层，形成电容孔组，所述电容孔组包括沿第一方向间隔排列且延伸至所述基底的至少两个电容子孔；
5、自所述电容子孔对所述第二隔离层进行侧向刻蚀，形成环绕所述电容子孔的第一环绕槽；
6、形成沿所述第一方向延伸且填充所述第一环绕槽的第一电容电极；
7、于所述电容子孔的侧壁以及底部形成电容介质层，且于所述电容介质层表面形成第二电容电极。
8、在其中一个实施例中，同一所述电容孔组内的沿所述第一方向相邻的所述电容子孔之间的最短距离为h1，
9、在其中一个实施例中，所述形成贯穿所述堆叠结构的电容孔组包括：
10、形成沿第二方向间隔排列的多个所述电容孔组，所述第二方向与所述第一方向相交，且所述第二方向与所述第一方向确定的平面与所述电容子孔的延伸方向相交；
11、且，沿所述第二方向相邻的所述电容子孔之间的最短距离为h3，h3>2h2。
12、在其中一个实施例中，h3>＝3h2。
13、在其中一个实施例中，所述基底上设有沿所述第一方向排列的电容区以及晶体管区，所述电容孔组位于所述电容区，
14、所述刻蚀所述第一隔离层以及所述第二隔离层，形成电容孔组同时，还形成与所述电容孔组在所述第一方向上相对设置的字线孔，所述字线孔位于所述晶体管区，且延伸至所述基底；
15、所述自所述电容子孔对所述第二隔离层进行侧向刻蚀之前，还包括：
16、于所述字线孔内填充牺牲层；
17、所述于所述电容子孔的侧壁以及底部形成电容介质层，且于所述电容介质层表面形成第二电容电极之后，还包括：
18、去除位于所述字线孔内的所述牺牲层；
19、自所述字线孔对所述第二隔离层进行侧向刻蚀，形成环绕所述字线孔的第二环绕槽，所述第二环绕槽暴露所述第一电容电极；
20、于所述第二环绕槽内形成沟道层；
21、于所述字线孔的侧壁形成栅介质层，且于所述栅介质层表面形成字线。
22、一种半导体结构，包括：
23、基底；
24、于所述基底上交替堆叠的第一隔离层以及第二隔离层；
25、第一电容电极，包括沿第一方向排列的至少两个环形部，相邻环形部相互连接，且第一电容电极位于相邻所述第一隔离层之间并被所述第二隔离层包裹；
26、第二电容电极，被所述环形部环绕，贯穿所述交替堆叠的第一隔离层以及第二隔离层并延伸至所述基底；
27、电容介质层，被所述环形部环绕，位于所述第二电容电极与所述第一电容电极之间，且位于所述第二电容电极的侧壁；
28、其中，在所述第一方向上相邻所述电容介质层之间的最短距离为h1，所述第一电容电极在第二方向上的宽度为h2，h2>＝0.5h1，所述第二方向与所述第一方向相交，且所述第二方向与所述第一方向确定的平面与所述电容子孔的延伸方向相交。
29、在其中一个实施例中，所述半导体结构包括沿所述第二方向间隔排列的多个所述第一电容电极，且沿所述第二方向相邻的所述电容介质层之间的最短距离为h3，h3>2h2。
30、在其中一个实施例中，h3>＝3h2。
31、在其中一个实施例中，
32、所述基底上设有沿所述第一方向排列的电容区以及晶体管区，所述第一电容电极位于所述电容区，所述晶体管区内设有连接所述第一电容电极的晶体管；
33、所述晶体管包括：
34、字线，贯穿所述第一隔离层以及所述第二隔离层而延伸至所述基底，并与所述第一电容电极在所述第一方向上相对设置；
35、栅介质层，位于所述字线的侧壁；
36、沟道层，位于相邻所述第一隔离层之间，连接所述第一电容电极，并被所述第二隔离层包裹，且所述沟道层环绕所述栅介质层。
37、在其中一个实施例中，
38、所述基底上还设有位线区，所述晶体管区在所述第一方向上位于所述电容区与所述位线区之间，所述位线区内设有位线，
39、所述位线位于相邻所述第一隔离层之间，且所述位线与所述第一电容电极分别连接所述沟道层的两侧，且所述位线沿所述第二方向延伸，
40、上述半导体结构的制备方法，在交替堆叠的第一隔离层以及第二隔离层内首先形成延伸至基底的电容子孔，然后自电容子孔对第二隔离层进行侧向刻蚀，从而可以直接形成电容器(包括第一电容电极、电容介质层以及第二电容电极)。同时。可以利用开始沉积的第一隔离层以及第二隔离层作为隔离介质层而将电容器绝缘隔离，从而无需再刻蚀形成隔离沟槽。因此本实施例可有效降低存储器件尤其是三维存储器件制备的工艺难度，且可以有效防止电容器错误连接，从而提高器件性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，同一所述电容孔组内的沿所述第一方向相邻的所述电容子孔之间的最短距离为H1，所述自所述电容子孔对所述第二隔离层进行侧向刻蚀的刻蚀深度为H2，H2>＝0.5H1。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述形成贯穿所述堆叠结构的电容孔组包括：
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，H3>＝3H2。
5.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述基底上设有沿所述第一方向排列的电容区以及晶体管区，所述电容孔组位于所述电容区，
6.一种半导体结构，其特征在于，包括：
7.根据权利要求6所述的半导体结构，其特征在于，所述半导体结构包括沿所述第二方向间隔排列的多个所述第一电容电极，且沿所述第二方向相邻的所述电容介质层之间的最短距离为H3，H3>2H2。
8.根据权利要求7所述的半导体结构，其特征在于，H3>＝3H2。>
9.根据权利要求6所述的半导体结构，其特征在于，
10.根据权利要求9所述的半导体结构，其特征在于，
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，同一所述电容孔组内的沿所述第一方向相邻的所述电容子孔之间的最短距离为h1，所述自所述电容子孔对所述第二隔离层进行侧向刻蚀的刻蚀深度为h2，h2>＝0.5h1。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述形成贯穿所述堆叠结构的电容孔组包括：
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，h3>＝3h2。
5.根据权利要求1或2所述的半导体结构的制备方法，其特...
【专利技术属性】
技术研发人员：李晓杰，王艳琴，
申请(专利权)人：长鑫科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。