System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 具有斩波器稳定的采样数据接收器制造技术_技高网
当前位置: 首页 > 专利查询>苹果公司专利>正文

具有斩波器稳定的采样数据接收器制造技术

技术编号:44803194 阅读:6 留言:0更新日期:2025-03-28 19:52
本公开涉及具有斩波器稳定的采样数据接收器。本文的实施方案提供了各种装置和技术以减少来自缓冲器和/或放大器的闪烁噪声和电压偏移,同时避免具有斩波器稳定的采样数据接收器中的附加混叠分量。另外,可通过在发送器或接收器链中的斩波器电路之间设置交流(AC)耦接电路以使得能够在直接转换链的每个级处选择不同的共模电平同时减少或消除直流(DC)频率下的信号损失来改进直接转换基带链。

【技术实现步骤摘要】


技术介绍

1、本公开整体涉及无线通信,并且更具体地涉及无线通信设备中的发送器和接收器中的信号调制和下变频。

2、无线通信设备包括可执行诸如信号放大和下变频的操作的射频前端(rffe)电路。无线通信设备也可包括基带链,该基带链可进一步放大期望的信号,同时排除不想要的信号,被称为干扰信号或阻断信号。基带链已经从连续时间电路发展为离散时间电路,该离散时间电路处理采样数据以提供诸如降低功率消耗、增加线性和技术扩展的益处。基带链可包括斩波器电路。斩波器可包括用于在特定频率下调制(例如,切换)射频信号开和关的设备或技术。该过程可被称为斩波或幅度调制。

3、对rffe电路(例如,基带链)的挑战可包括来自插入在采样电路之间的缓冲器或放大器的闪烁噪声和电压偏移,这可限制窄带应用的性能—尤其是在直接转换场景中。在一些情况下,斩波器稳定可用于克服闪烁噪声和电压偏移,但可能由于斩波器采样操作而引起附加噪声。


技术实现思路

1、下面阐述了本文所公开的某些实施方案的概要。应当理解,呈现这些方面仅仅是为了向读者提供这些特定实施方案的简明概要,并且这些方面不旨在限制本公开的范围。实际上,本公开可涵盖可能未在下面阐述的多个方面。

2、在一个实施方案中,一种接收器电路可包括:放大器;第一斩波器电路,该第一斩波器电路包括耦接到该放大器的第一输入的第一输出;第二斩波器电路,该第二斩波器电路包括耦接到该放大器的第二输出的第二输入并且包括第三输出;采样电路,该采样电路包括耦接到该第二斩波器电路的该第三输出的第三输入和耦接到时钟信号生成器的第四输入;以及分频器电路,该分频器电路耦接到该时钟信号生成器、该第一斩波器电路和该第二斩波器电路。

3、在另一个实施方案中,一种电子设备可包括:多个天线,该多个天线被配置为接收信号;发送器,该发送器耦接到该多个天线;以及接收器,该接收器耦接到该多个天线并且被配置为从该多个天线接收该信号,该接收器可包括:放大器,该放大器耦接在第一斩波器电路的差分输出与第二斩波器电路的差分输入之间;采样电路,该采样电路耦接到该第二斩波器电路的差分输出并且耦接到时钟生成器,该时钟生成器被配置为向该采样电路提供采样时钟频率;以及时钟分频器电路,该时钟分频器电路可基于该采样时钟频率来向该第一斩波器电路和该第二斩波器电路提供斩波器频率,该斩波器频率被配置为合并由于该第一斩波器电路引起的第一干扰和由于该第二斩波器电路的第二干扰。

4、在又一个实施方案中,提供了一种收发器,该收发器可包括:多个天线;发送器,该发送器耦接到该多个天线;以及接收器,该接收器耦接到该多个天线,该接收器可包括第一组斩波器电路、耦接到该第一组斩波器电路和第一时钟生成器的第一采样电路、耦接到该第一时钟生成器和该第一组斩波器电路的第一分频器电路、第二组斩波器电路、耦接到该第二组斩波器电路和第二时钟生成器的第二采样电路、以及耦接到该第二时钟生成器和该第二组斩波器电路的第二分频器电路。

5、关于本公开的各个方面,可存在对上述特征的各种改进。其他特征也可被结合在这些各个方面中。这些改进和附加特征可单独地或以任何组合存在。例如,下面关于所例示实施方案中的一个或多个实施方案所讨论的各种特征可单独地或以任何组合被结合到本公开的上述方面中的任何一个方面中。上面所呈现的简要概要仅旨在使读者熟悉本公开的实施方案的某些方面和上下文,而不限制所要求保护的主题。

本文档来自技高网...

【技术保护点】

1.一种接收器电路,所述接收器电路包括:

2.根据权利要求1所述的接收器电路,其中所述时钟信号生成器被配置为输出采样时钟频率。

3.根据权利要求2所述的接收器电路,其中所述分频器电路被配置为提供等于所述采样时钟频率的二分之一的斩波器频率。

4.根据权利要求1所述的接收器电路,所述接收器电路包括:

5.根据权利要求4所述的接收器电路,所述接收器电路包括耦接到所述第四斩波器电路的输出的附加采样电路,所述附加采样电路耦接到被配置为输出附加采样时钟频率的附加时钟生成器。

6.根据权利要求5所述的接收器电路,所述接收器电路包括耦接到所述附加时钟生成器并且耦接到所述第三斩波器电路和所述第四斩波器电路的附加分频器,所述附加分频器被配置为向所述第三斩波器电路和所述第四斩波器电路提供附加斩波器频率。

7.根据权利要求6所述的接收器电路,其中所述分频器电路被配置为基于所述附加采样时钟频率来提供所述附加斩波器频率。

8.根据权利要求7所述的接收器电路,其中所述附加斩波器频率包括等于所述附加采样时钟频率的二分之一的频率。

9.根据权利要求7所述的接收器电路,其中所述附加斩波器频率包括等于所述附加采样时钟频率的二分之三的频率。

10.一种电子设备,所述电子设备包括:

11.根据权利要求10所述的电子设备,其中所述时钟分频器电路被配置为调整所述斩波器频率,使得所述斩波器频率包括等于所述采样时钟频率的二分之一的频率。

12.根据权利要求10所述的电子设备,其中所述采样电路包括开关电容器单元。

13.根据权利要求10所述的电子设备,所述接收器包括抗混叠电路,所述抗混叠电路耦接到所述多个天线中的一个天线并且被配置为减小所述第一干扰、所述第二干扰或两者的幅度。

14.根据权利要求13所述的电子设备,其中所述抗混叠电路包括低通滤波器。

15.根据权利要求10所述的电子设备,其中所述放大器包括运算放大器。

16.一种收发器,所述收发器包括:

17.根据权利要求16所述的收发器,其中所述第一时钟生成器被配置为向所述第一采样电路提供第一时钟采样频率。

18.根据权利要求17所述的收发器,其中所述第一分频器电路被配置为基于所述第一时钟采样频率来提供与所述第一组斩波器电路相关联的第一斩波器频率。

19.根据权利要求18所述的收发器,其中所述第一分频器电路被配置为以等于所述第一时钟采样频率的二分之一的倍数的频率输出所述第一斩波器频率。

20.根据权利要求16所述的收发器,其中所述第二时钟生成器被配置为向所述第二采样电路提供第二时钟采样频率,并且所述第二分频器电路被配置为基于所述第二时钟采样频率来提供与所述第二组斩波器电路相关联的第二斩波器频率。

21.一种接收器电路,所述接收器电路包括:

22.根据权利要求21所述的接收器电路,所述接收器电路包括耦接到所述第二斩波器电路的输出的采样电路,所述采样电路被配置为从第一时钟生成器接收采样时钟频率。

23.根据权利要求22所述的接收器电路,所述接收器电路包括第二时钟生成器,所述第二时钟生成器在输入处耦接至所述第一时钟生成器并且在输出处耦接至所述第一斩波器电路和所述第二斩波器电路。

24.根据权利要求23所述的接收器电路,其中所述第二时钟生成器被配置为基于所述采样时钟频率来向所述第一斩波器电路和所述第二斩波器电路提供斩波器频率。

25.根据权利要求24所述的接收器电路,其中所述第二时钟生成器包括分频器电路并且被配置为调整所述斩波器频率,使得所述斩波器频率等于所述采样时钟频率的二分之一的倍数。

26.根据权利要求24所述的接收器电路,其中所述AC耦接电路被配置为排除所述斩波器频率中的直流(DC)频率。

27.根据权利要求21所述的接收器电路,其中所述第一电容器、所述第二电容器和所述电阻器被配置为提供与所述放大器相关联的AC转折频率。

28.根据权利要求27所述的接收器电路,所述接收器电路包括第三斩波器电路,所述第三斩波器电路耦接到采样电路的输出并且耦接到附加AC耦接电路,所述附加AC耦接电路耦接到附加放大器的输入。

29.根据权利要求28所述的接收器电路,其中所述附加AC耦接电路包括第三电容器、第四电容器和第二电阻器。

30.根据权利要求29所述的接收器电路,其中所述第三电容器、所述第四电容器和所述第二电阻器被配置为提供与所述附加放大器相关联的附加AC转折频率,其中所述附加AC转折频率不同于...

【技术特征摘要】

1.一种接收器电路,所述接收器电路包括:

2.根据权利要求1所述的接收器电路,其中所述时钟信号生成器被配置为输出采样时钟频率。

3.根据权利要求2所述的接收器电路,其中所述分频器电路被配置为提供等于所述采样时钟频率的二分之一的斩波器频率。

4.根据权利要求1所述的接收器电路,所述接收器电路包括:

5.根据权利要求4所述的接收器电路,所述接收器电路包括耦接到所述第四斩波器电路的输出的附加采样电路,所述附加采样电路耦接到被配置为输出附加采样时钟频率的附加时钟生成器。

6.根据权利要求5所述的接收器电路,所述接收器电路包括耦接到所述附加时钟生成器并且耦接到所述第三斩波器电路和所述第四斩波器电路的附加分频器,所述附加分频器被配置为向所述第三斩波器电路和所述第四斩波器电路提供附加斩波器频率。

7.根据权利要求6所述的接收器电路,其中所述分频器电路被配置为基于所述附加采样时钟频率来提供所述附加斩波器频率。

8.根据权利要求7所述的接收器电路,其中所述附加斩波器频率包括等于所述附加采样时钟频率的二分之一的频率。

9.根据权利要求7所述的接收器电路,其中所述附加斩波器频率包括等于所述附加采样时钟频率的二分之三的频率。

10.一种电子设备,所述电子设备包括:

11.根据权利要求10所述的电子设备,其中所述时钟分频器电路被配置为调整所述斩波器频率,使得所述斩波器频率包括等于所述采样时钟频率的二分之一的频率。

12.根据权利要求10所述的电子设备,其中所述采样电路包括开关电容器单元。

13.根据权利要求10所述的电子设备,所述接收器包括抗混叠电路,所述抗混叠电路耦接到所述多个天线中的一个天线并且被配置为减小所述第一干扰、所述第二干扰或两者的幅度。

14.根据权利要求13所述的电子设备,其中所述抗混叠电路包括低通滤波器。

15.根据权利要求10所述的电子设备,其中所述放大器包括运算放大器。

16.一种收发器,所述收发器包括:

17.根据权利要求16所述的收发器,其中所述第一时钟生成器被配置为向所述第一采样电路提供第一时钟采样频率。

18.根据权利要求17所述的收发器,其中所述第一分频器电路被配置为基于所述第一时钟采样频率来提供与所述第一组斩波器电路相关联的第一斩波器频率。

19.根据权利要求18所述的收发器,其中所述第一分频器电路被配置为以等于所述第一时钟采样频率的二分之一的倍数的频率输出所述第一斩波器频率。

20.根据权利要求16所述的收发器,其中所述第二时钟生成器被配置为向所述第二采样电路提供第二时钟采样频率,并且所述第二分频器电路被配置为基于所述第二时钟采样频率来提供与所述第二组斩波器电路相关联的第二斩波器频率。

21.一种接收器电路,所述接收器电路包括:

22.根据权利要求21所述的接收器电路,所述接收器电路包括耦接到所述第二斩波器电路的输出的采样电路,...

【专利技术属性】
技术研发人员:孔龙S·甘比尼
申请(专利权)人:苹果公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1