【技术实现步骤摘要】
本公开总体上涉及电子电路，例如集成电路，并且更具体地涉及用于生成温度稳定的dc(“直流”)电压的带隙电子电路以及包括这类带隙电子电路的电子设备。
技术介绍
1、已知带隙电路包括至少两个双极晶体管，该至少两个双极晶体管在其相应的集电极上接收相等的电流。两个双极晶体管是相同类型的，例如npn，并且它们的基极互连。此外，两个双极晶体管中的一者比另一者大p倍，p是大于1的正数，也就是说，例如，这个双极晶体管的集电极、发射极和基极区域的尺寸比另一个双极晶体管的集电极、发射极和基极区域的尺寸大p倍。例如，比另一个晶体管大p倍的晶体管对应于并行放置p个晶体管，每个晶体管与比另一个晶体管小p倍的晶体管相同。
2、这两个晶体管的基极-发射极电压之间的差，即等于这两个晶体管中的最小一者的基极-发射极电压减去这两个晶体管中的最大一者的基极-发射极电压的电压，则是ptat(“与绝对温度成比例”)类型的。
3、由于双极晶体管的基极-发射极电压另外是ctat(“与绝对温度互补”)类型的，通过适当调整带隙电路的尺寸，可以基于两个双极晶体管的基极-发射极电压差、以及这两个双极晶体管中的一者的基极-发射极电压或带隙电路的另一双极晶体管的基极-发射极电压，获得温度稳定的电压。
4、然而，已知的带隙电路具有各种缺点，克服这些缺点将是有利的。
技术实现思路
1、存在用于克服已知电子带隙电路的缺点中的全部或部分缺点的用途、以及包括用于生成温度稳定的电压或参考电压的已知带隙电路的已知设备的
2、例如，在上述类型的带隙电路中，例如在以finfet(鳍式场效应晶体管)技术实现的带隙电路中，由带隙电路递送的温度稳定的电压的值可以不同于带隙电路已经为其调整大小的理论值。
3、一个实施例克服了已知电子带隙电路的缺点中的全部或部分，以及包括用于生成温度稳定的电压的已知带隙电路的已知设备的缺点中的全部或部分缺点。
4、例如，一个实施例利用例如以finfet技术实现的双极晶体管(例如npn型)的基极-发射极电压差克服了已知电子带隙电路的缺点中的全部或部分缺点。
5、一个实施例提供了一种用于带隙电路的校正电路，该带隙电路包括第一双极晶体管和第二双极晶体管，该带隙电路被配置为基于第一双极晶体管的基极-发射极电压与第二双极晶体管的基极-发射极电压之间的差而递送温度稳定的dc电压，该校正电路被配置为：
6、生成校正电流，该校正电流等于所述第一晶体管和所述第二晶体管中的一者的基极电流与所述两个晶体管中的另一者的基极电流之间的差；以及
7、将校正电流注入在所述第一双极晶体管和第二双极晶体管中的一者的发射极上，以校正由所述第一双极晶体管与第二双极晶体管之间的电流增益差引起的、关于温度稳定的电压的值的误差。
8、另一实施例提供了一种用于生成温度稳定的dc电压的设备，该设备包括：
9、带隙电路，该带隙电路包括第一双极晶体管和第二双极晶体管，并且被配置为基于第一双极晶体管的基极-发射极电压与第二双极晶体管的基极-发射极电压之间的差而递送温度稳定的dc电压；以及
10、如上所述的校正电路。
11、根据一个实施例：
12、第一双极晶体管具有比第二双极晶体管小的尺寸；
13、第一双极晶体管和第二双极晶体管的基极被连接在一起，并且该第一双极晶体管和第二双极晶体管的发射极被耦合到施加参考电位的第一节点；并且
14、该带隙电路包括：
15、第一mos晶体管，该第一mos晶体管具有源极和漏极，该源极连接到被配置为接收供电电位的第二节点，该漏极被耦合、优选地连接到第一双极晶体管的集电极，以及
16、第二mos晶体管，该第二mos晶体管与第一mos晶体管相同，并且具有源极、漏极以及栅极，该源极连接到第二节点，该漏极被耦合、优选地连接到第二双极晶体管的集电极，该栅极连接到第一mos晶体管的栅极，第一mos晶体管和第二mos晶体管被配置为将第一电流递送到第一双极晶体管，并且将等于第一电流的第二电流递送到第二双极晶体管。
17、根据一个实施例，带隙电路包括：
18、第一电阻器，该第一电阻器被连接在第一双极晶体管的发射极与第二双极晶体管的发射极之间；以及
19、第二电阻器，该第二电阻器被连接在第一双极晶体管的发射极与第一节点之间。
20、根据一个实施例，带隙电路包括：
21、第一电阻器，该第一电阻器被连接在第一双极晶体管的发射极与第一节点之间；
22、第二电阻器，该第二电阻器被连接在第二双极晶体管的发射极与第一节点之间；
23、附加双极晶体管，该附加双极晶体管的集电极连接到第二节点；
24、附加mos晶体管，该附加mos晶体管的漏极连接到附加双极晶体管的基极并且通过电流源被耦合到第二节点，该附加mos晶体管的栅极连接到第二双极晶体管的集电极，并且该附加mos晶体管的源极连接到第一节点；
25、电容元件，该电容元件耦合附加mos晶体管的漏极和栅极；以及
26、第三电阻器，该第三电阻器被连接在第二双极晶体管的发射极与附加双极晶体管的发射极之间。
27、根据一个实施例，校正电路被配置为将校正电流注入在将第一电阻器连接到第一双极晶体管的节点上。
28、根据一个实施例，校正电路包括：
29、第三mos晶体管和第三双极晶体管，该第三mos晶体管和第三双极晶体管串联在第一节点与第二节点之间；
30、第四mos晶体管和第四双极晶体管，该第四mos晶体管和第四双极晶体管串联在第一节点与第二节点之间；
31、第六mos晶体管，该第六mos晶体管的栅极连接到将第三mos晶体管连接到第三双极晶体管的节点，该第六mos晶体管的源极连接到第三双极晶体管的基极，并且该第六mos晶体管的漏极连接到第三节点；
32、第七mos晶体管，该第七mos晶体管的栅极连接到将第四mos晶体管连接到第四双极晶体管的节点，该第七mos晶体管的源极连接到第四双极晶体管的基极，并且该第七mos晶体管的漏极连接到第四节点；
33、电流镜，该电流镜具有耦合第三节点和第四节点的mos晶体管；以及
34、电压源，该电压源将第三节点或第四节点耦合到校正电路的输出，该校正电路的输出被配置为递送校正电流。
35、根据一个实施例：
36、第三mos晶体管与第一mos晶体管相同；
37、第三双极晶体管与第一双极晶体管相同；
38、第四mos晶体管与第二mos晶体管相同；
39、第四双极晶体管与第二双极晶体管相同；并且
40、电流镜的电流比等于1。
41、根据一个实施例：
42、第三mos晶体管与第一mos晶体管相同；
43本文档来自技高网...
【技术保护点】
1.一种电路，包括：
2.根据权利要求1所述的电路，其中所述校正电路包括第三双极晶体管和第四双极晶体管。
3.根据权利要求2所述的电路，其中所述校正电路还包括：
4.根据权利要求2所述的电路，其中所述第三双极晶体管小于所述第四双极晶体管。
5.根据权利要求3所述的电路，还包括：
6.一种设备，包括：
7.根据权利要求6所述的设备，其中：
8.根据权利要求7的设备，其中所述带隙电路包括：
9.根据权利要求7所述的设备，其中所述带隙电路包括：
10.根据权利要求8所述的设备，其中所述校正电路被配置为将所述校正电流注入在将所述第一电阻器连接到所述第一双极晶体管的节点上。
11.一种设备，包括：
12.根据权利要求11所述的设备，还包括：
13.根据权利要求12所述的设备，还包括电流镜，所述电流镜包括第七MOS晶体管和第八MOS晶体管，所述第七MOS晶体管和所述第八MOS晶体管耦合所述第三节点和所述第四节点。
14.根据权利要求11所
15.根据权利要求13所述的设备，其中：
16.根据权利要求13所述的设备，其中：
17.根据权利要求16所述的设备，其中所述校正电路的所述输出被连接到所述第一双极晶体管的发射极。
18.根据权利要求11所述的设备，其中所述第一双极晶体管和所述第二双极晶体管是NPN类型的。
19.根据权利要求6所述的设备，其中所述第一双极晶体管、所述第二双极晶体管、所述第三双极晶体管和所述第四双极晶体管、以及所述第一MOS晶体管、所述第二MOS晶体管、所述第三MOS晶体管和所述第四MOS晶体管以鳍式场效应晶体管技术被实现。
20.根据权利要求11所述的设备，其中所述校正电路被配置为：
...【技术特征摘要】
1.一种电路，包括：
2.根据权利要求1所述的电路，其中所述校正电路包括第三双极晶体管和第四双极晶体管。
3.根据权利要求2所述的电路，其中所述校正电路还包括：
4.根据权利要求2所述的电路，其中所述第三双极晶体管小于所述第四双极晶体管。
5.根据权利要求3所述的电路，还包括：
6.一种设备，包括：
7.根据权利要求6所述的设备，其中：
8.根据权利要求7的设备，其中所述带隙电路包括：
9.根据权利要求7所述的设备，其中所述带隙电路包括：
10.根据权利要求8所述的设备，其中所述校正电路被配置为将所述校正电流注入在将所述第一电阻器连接到所述第一双极晶体管的节点上。
11.一种设备，包括：
12.根据权利要求11所述的设备，还包括：
13.根据权利要求12所述的设备，还包括电流镜...
【专利技术属性】
技术研发人员：JP·勃朗，S·维尔海伦，
申请(专利权)人：意法半导体国际公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。