【技术实现步骤摘要】
本专利技术属于半导体器件领域，具体涉及一种sic mosfet器件及其制备方法。
技术介绍
1、sic由于具有宽禁带、高击穿电压、临界击穿电场高、热导率高、高饱和电子漂移速度等优良特性被广泛应用，sicmosfet器件主要分为平面型和沟槽型。沟槽型功率sicmosfet器件由于没有jfet效应，有着更低的导通电阻和更大的电流密度，具有集成度高、导通电阻低、反向电容小，开关速度快、开关损耗小等优点，然而沟槽型功率sicmosfet器件存在沟槽底部电场较大、容易被击穿或注入界面态的问题，限制了其长期的应用可靠性。对于高可靠性和高耐压应用的场景，目前主流产品还是采用平面型sic mosfet器件。
2、目前的平面sic mosfet沟道密度较低，并且由于存在jfet电阻，所以存在导通电阻过高的问题。sic 的沟槽mosfet由于没有jfet效应，有着更低的导通电阻和更大的电流密度，能够有效提高沟道密度，但由于沟槽结构存在沟槽底部电场较大、容易被击穿或注入界面态的问题，限制了其长期的应用可靠性；并且目前的沟槽型sic mosfet采用的都是通过沟槽底部注入，或者增加dummy沟槽注入来保护栅氧不受反向的高电场耗尽，从而保护栅氧；但sic材料中离子扩散难度较高，且离子激活率也很低，靠离子注入来保护栅氧的方法对于工艺要求极高，并且由于有dummy沟槽的存在，沟道利用率也会降低，从而增大器件的导通电阻。
技术实现思路
1、为了解决现有技术中存在的上述问题，本专利技术提供了一种sic
2、第一方面，本专利技术实施例提供了一种sic mosfet器件，包括：
3、n-型外延碳化硅层、高k材料悬浮层、栅极沟槽、p体区、n型有源区、连接孔、高k材料介质层、顶部二氧化硅层和用于源极电极互联的金属层；其中，
4、所述高k材料悬浮层设置在所述n-型外延碳化硅层内部；所述p体区和所述n型有源区层叠设置在所述n-型外延碳化硅层的顶层区域内，且所述n型有源区层位于所述p体区的上方；所述栅极沟槽和所述连接孔设置在所述n-型外延碳化硅层内且延伸至所述p体区以下位置；所述栅极沟槽位于所述高k材料悬浮层的正上方；所述栅极沟槽内壁设置有栅氧化层且槽内填充有多晶硅栅极；所述高k材料介质层设置在所述连接孔内的底部区域；所述顶部二氧化硅层设置在所述n型有源区和所述栅极沟槽的表面；所述金属层填充在所述连接孔内并覆盖所述顶部二氧化硅层的上方区域。
5、第二方面，本专利技术实施例提供了一种sic mosfet器件的制备方法，所述方法包括：
6、选取n-型外延碳化硅片；
7、在所述n-型外延碳化硅片上淀积一层高k材料，利用光刻和干法刻蚀工艺去除部分区域的高k材料，形成高k材料悬浮层；
8、在当前器件表面再次生长n-型外延碳化硅材料并覆盖所述高k材料悬浮层，生长的n-型外延碳化硅材料和之前的n-型外延碳化硅片共同构成n-型外延碳化硅层；
9、利用光刻和干法刻蚀工艺在所述高k材料悬浮层上方的n-型外延碳化硅层内定义出栅极沟槽，并在所述栅极沟槽内壁淀积栅氧化层，通过槽内填充形成多晶硅栅极；
10、利用离子注入工艺在所述n-型外延碳化硅层的顶层区域内形成p体区和n型有源区；其中，所述p体区和所述n型有源区由下向上设置，所述p体区的下表面位置高于所述栅极沟槽的下表面位置；
11、利用光刻和干法刻蚀工艺在所述n-型外延碳化硅层内定义出连接孔，使得所述连接孔延伸至所述p体区以下位置，并保留干法刻蚀过程中的顶部二氧化硅层；
12、在所述连接孔内的底部区域淀积一层高k材料，形成高k材料介质层；
13、在所述连接孔内和所述顶部二氧化硅层表面淀积金属层形成源极电极互联，得到sic mosfet器件。
14、本专利技术的有益效果：
15、本专利技术实施例所提供的方案中，通过在n-型外延碳化硅层内引入高k材料形成高k材料悬浮层，均匀分布在栅极沟槽的底部局域，形成一个悬浮的高k介质层，在耐压时可以保护栅极沟槽底部栅氧化层不受反向高电场的影响。同时，在连接孔底部也同样引入高k材料介质层，用来保护栅极沟槽拐角处的栅氧化层不受反向高电场的影响；通过这样两种方式引入高k材料，可以保护栅氧不受高电场的影响，能有效保护栅氧，提高栅氧的寿命，提高器件的可靠性，同时增加器件的耐压，并且不用采用dummy沟槽来牺牲器件的电流能力；由于引入高k材料的同时，也减小了sic mosfet的crss（米勒电容）和coss（输出电容），加快了器件的开关速度，降低了器件的开关损耗。
本文档来自技高网...【技术保护点】
1.一种SIC MOSFET器件，其特征在于，包括：
2.根据权利要求 1所述的SIC MOSFET器件，其特征在于，所述N-型外延碳化硅层的掺杂浓度为e16cm-3~e17cm-3。
3.根据权利要求 1所述的SIC MOSFET器件，其特征在于，所述高K材料悬浮层的厚度为0.3~0.5μm。
4.根据权利要求 1所述的SIC MOSFET器件，其特征在于，所述高K材料介质层的厚度为0.4~0.5μm。
5.根据权利要求 1所述的SIC MOSFET器件，其特征在于，所述栅极沟槽和所述连接孔的深度为1μm。
6.根据权利要求 1所述的SIC MOSFET器件，其特征在于，所述栅极沟槽和下方的高K材料悬浮层的间距为0.3~0.5μm。
7.根据权利要求 1所述的SIC MOSFET器件，其特征在于，所述多晶硅栅极为N型掺杂，掺杂浓度为e16cm-3~e19cm-3。
8.根据权利要求 1所述的SIC MOSFET器件，其特征在于，所述P体区的掺杂元素为铝元素，掺杂浓度为e15cm-3~e17cm-
9.根据权利要求 1所述的SIC MOSFET器件，其特征在于，所述金属层的材料为铝。
10.一种SIC MOSFET器件的制备方法，其特征在于，包括：
...【技术特征摘要】
1.一种sic mosfet器件，其特征在于，包括：
2.根据权利要求 1所述的sic mosfet器件，其特征在于，所述n-型外延碳化硅层的掺杂浓度为e16cm-3~e17cm-3。
3.根据权利要求 1所述的sic mosfet器件，其特征在于，所述高k材料悬浮层的厚度为0.3~0.5μm。
4.根据权利要求 1所述的sic mosfet器件，其特征在于，所述高k材料介质层的厚度为0.4~0.5μm。
5.根据权利要求 1所述的sic mosfet器件，其特征在于，所述栅极沟槽和所述连接孔的深度为1μm。
6.根据权利要求 1所述的sic mosfet器件，其特征在于，所述栅极沟槽...
【专利技术属性】
技术研发人员：朱洋洋，张朝阳，陈桥梁，徐西昌，
申请(专利权)人：旭矽半导体上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。