【技术实现步骤摘要】
本专利技术涉及计算机，尤其涉及一种控制电路、控制装置及处理器。
技术介绍
1、目前，处理器常应用于自动驾驶芯片、机器人芯片、人工智能(ai，artificialintelligence)芯片、神经网络处理器（npu，neural network processing unit）、神经网络加速器、中央处理器（cpu，central processing unit）、图形处理器（gpu，graphicsprocessing unit）、云端计算芯片等。以自动驾驶芯片为例，自动驾驶技术的核心是感知、决策、执行。在感知和规划的执行过程中，通常需要神经网络的计算，而对组成神经网络中相关算子的高效计算决定了感知延迟与决策效率，这些是评价自动驾驶技术的重要指标。
2、循环指令是处理器中常用的指令之一，目前处理器中对循环指令的运行实现主要有两种方式，一种是软循环方式，其具体是通过分支指令等多条指令组合实现循环指令功能。另一种方式是硬循环方式，其是通过专有硬件结构实现循环指令功能，具体是通过给每层循环均设置相应的硬件结构来实现多层循环。
3、然而，上述两种实现循环指令功能的方式均无法兼顾硬件资源和深层次嵌套循环功能的实现。
技术实现思路
1、本专利技术提供一种控制电路、控制装置及处理器，用以解决现有技术中实现循环功能的方式无法兼顾硬件资源和深层次嵌套循环功能的实现的缺陷，实现以较小面积的硬件资源实现任意层嵌套的循环逻辑的目的。
2、第一方面，本专利技术提供一种控制
3、循环模块，用于根据当前执行的嵌套循环指令获得各层循环逻辑对应的循环信息，并执行当前层循环逻辑以及存储当前层循环逻辑对应的循环信息；上述当前层循环逻辑的循环信息包括当前层循环逻辑的循环体起始位置、循环体结束位置以及当前执行状态中的至少一个；
4、缓存模块，与循环模块连接，用于存储各层循环逻辑中目标层循环逻辑对应的循环信息，以及将各层循环逻辑中的剩余层循环逻辑对应的循环信息写入内存模块；上述目标层循环逻辑为各层循环逻辑中位于当前层循环逻辑外层的一层或多层循环逻辑，剩余层循环逻辑为各层循环逻辑中除当前层循环逻辑和目标层循环逻辑之外剩余的循环逻辑；
5、内存模块，与缓存模块连接，用于存储剩余层循环逻辑对应的循环信息；上述内存模块的面积小于缓存模块的面积，且内存模块的存储容量大于缓存模块的存储容量；
6、控制模块，分别与循环模块、缓存模块以及内存模块连接，用于控制循环模块、缓存模块以及内存模块执行各自相应的操作。
7、根据本专利技术提供的一种控制电路，上述循环模块包括多个循环子模块，每个循环子模块对应执行一层循环逻辑，上述缓存模块包括与多个循环子模块一一对应的第一数据接口；
8、各循环子模块通过相应的第一数据接口与缓存模块连接，用于通过各第一数据接口向缓存模块中写入目标层循环逻辑对应的循环信息，和/或，读取缓存模块中的目标层循环逻辑对应的循环信息。
9、根据本专利技术提供的一种控制电路，上述缓存模块，具体用于
10、接收控制模块发送的第一压栈控制信号；上述第一压栈控制信号是控制模块在确定各层循环逻辑的数量大于多个循环子模块的数量的情况下发送的；
11、根据第一压栈控制信号从循环模块中获取各层循环逻辑对应的循环信息，并从各层循环逻辑中确定位于外层的多个目标层循环逻辑，以及将各目标层循环逻辑的循环信息按照预设顺序依次压入缓存模块的信息栈中；
12、在信息栈中压入的目标层循环逻辑的数量达到深度阈值的情况下，接收控制模块发送的第一写数据控制信号，并根据第一写数据控制信号将信息栈中位于栈底的目标层循环逻辑的循环信息作为剩余层循环逻辑的循环信息并写入内存模块，直至多个目标层循环逻辑的循环信息均压入信息栈和/或写入内存模块为止。
13、根据本专利技术提供的一种控制电路，上述控制模块，具体用于
14、在各层循环逻辑的数量大于多个循环子模块的数量的情况下，向循环模块发送第二压栈控制信号；上述第二压栈控制信号用于指示循环模块将目标层循环逻辑对应的循环信息发送给缓存模块，以使缓存模块对目标层循环逻辑的循环信息进行压栈；
15、在信息栈中压入的目标层循环逻辑的数量达到深度阈值的情况下，向内存模块发送第二写数据控制信号；上述第二写数据控制信号用于指示内存模块将缓存模块发送的剩余层循环逻辑的循环信息写入内存区域中。
16、根据本专利技术提供的一种控制电路，上述控制模块，还用于
17、在获取到新的嵌套循环指令且多个循环子模块均被占用的情况下，将新的嵌套循环指令分配给多个循环子模块中执行最外层循环逻辑的循环子模块；
18、在多个循环子模块执行各层循环逻辑的内层嵌套的循环逻辑，且确定新的嵌套循环指令不是各层循环逻辑的内层嵌套的循环逻辑对应的嵌套循环指令的情况下，向缓存模块发送出栈控制信号；上述出栈控制信号用于指示缓存模块将目标层循环逻辑的循环信息返回给多个循环子模块中空闲的循环子模块；
19、在缓存模块中的目标层循环逻辑的数量小于深度阈值的情况下，向缓存模块发送读数据控制信号；上述读数据控制信号用于指示缓存模块读取内存模块中的剩余层循环逻辑的循环信息并将剩余层循环逻辑的循环信息压入缓存模块的信息栈的栈底。
20、根据本专利技术提供的一种控制电路，上述目标层循环逻辑具体为位于当前层循环逻辑外层最近的一层或多层的循环逻辑，上述剩余层循环逻辑具体为位于当前层循环逻辑外层最远的一层或多层的循环逻辑。
21、根据本专利技术提供的一种控制电路，上述缓存模块的读写效率高于内存模块的读写效率。
22、根据本专利技术提供的一种控制电路，上述内存模块包括一个第二数据接口；
23、上述缓存模块通过第二数据接口与内存模块连接，具体用于通过第二数据接口向内存模块中写入剩余层循环逻辑对应的循环信息，和/或，读取内存模块中的剩余层循环逻辑对应的循环信息。
24、第二方面，本专利技术还提供一种控制装置，该控制装置包括：
25、循环模块，用于根据当前执行的嵌套循环指令获得各层循环逻辑对应的循环信息，并执行当前层循环逻辑以及存储当前层循环逻辑对应的循环信息；上述当前层循环逻辑的循环信息包括当前层循环逻辑的循环体起始位置、循环体结束位置以及当前执行状态中的至少一个；
26、缓存模块，用于存储各层循环逻辑中目标层循环逻辑对应的循环信息，以及将各层循环逻辑中的剩余层循环逻辑对应的循环信息写入内存模块；上述目标层循环逻辑为各层循环逻辑中位于当前层循环逻辑外层的一层或多层循环逻辑，剩余层循环逻辑为各层循环逻辑中除当前层循环逻辑和目标层循环逻辑之外剩余的循环逻辑；
27、内存模块，用于存储剩余层循环逻辑对应的循环信息；上述内存模块的面积小于缓存模块的面积，且内存模块的存储容量大于缓存模块的存储容量；
28、控制模块，用于控制循环模块本文档来自技高网...
【技术保护点】
1.一种控制电路，其特征在于，包括：
2.根据权利要求1所述的控制电路，其特征在于，所述循环模块包括多个循环子模块，每个循环子模块对应执行一层循环逻辑，所述缓存模块包括与所述多个循环子模块一一对应的第一数据接口；
3.根据权利要求2所述的控制电路，其特征在于，所述缓存模块，具体用于
4.根据权利要求3所述的控制电路，其特征在于，所述控制模块，具体用于
5.根据权利要求2至4任一项所述的控制电路，其特征在于，所述控制模块，还用于
6.根据权利要求1至3任一项所述的控制电路，其特征在于，所述目标层循环逻辑具体为位于所述当前层循环逻辑外层最近的一层或多层的循环逻辑，所述剩余层循环逻辑具体为位于所述当前层循环逻辑外层最远的一层或多层的循环逻辑。
7.根据权利要求1至3任一项所述的控制电路，其特征在于，所述缓存模块的读写效率高于所述内存模块的读写效率。
8.根据权利要求1至3任一项所述的控制电路，其特征在于，所述内存模块包括一个第二数据接口；
9.一种控制装置，其特征在于，包括：
1
...【技术特征摘要】
1.一种控制电路，其特征在于，包括：
2.根据权利要求1所述的控制电路，其特征在于，所述循环模块包括多个循环子模块，每个循环子模块对应执行一层循环逻辑，所述缓存模块包括与所述多个循环子模块一一对应的第一数据接口；
3.根据权利要求2所述的控制电路，其特征在于，所述缓存模块，具体用于
4.根据权利要求3所述的控制电路，其特征在于，所述控制模块，具体用于
5.根据权利要求2至4任一项所述的控制电路，其特征在于，所述控制模块，还用于
6.根据权利要求1至3任一项所述的控制电...
【专利技术属性】
技术研发人员：霍冠廷，王文强，徐宁仪，贺光辉，
申请(专利权)人：北京辉羲智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。