System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其制备方法、芯片和电子设备技术_技高网

半导体结构及其制备方法、芯片和电子设备技术

技术编号:44735981 阅读:4 留言:0更新日期:2025-03-21 18:02
本申请提供了一种半导体结构及其制备方法、芯片和电子设备,该半导体结构包括衬底,衬底上形成有器件,衬底包括位于器件下方的目标区域,目标区域与衬底其他区域的材料晶态不同,使得目标区域产生应力,产生的应力进而能够传递至器件的沟道区,并在沟道区积累,进而提高器件沟道区载流子的迁移率。

【技术实现步骤摘要】

本申请涉及半导体,特别涉及一种半导体结构及其制备方法、芯片和电子设备


技术介绍

1、随着集成电路相关制造工艺的发展以及芯片按照比例尺寸缩小的趋势,应力工程在半导体工艺和器件性能方面所起的作用越来越明显。

2、通常,在金属氧化物半导体器件的复杂制备工艺流程中存在各种各样的应力,由于器件尺寸的逐步缩小,而最终留在器件沟道区中的应力对器件的稳定性能有着较大的影响。很多应力对器件的性能是有改善的,不同种类的应力对器件中的载流子(即电子和空穴)迁移率有着不同的影响作用。载流子的迁移率所受到的应力层影响在当前的半导体器件的应力领域已经有所披露,例如在n型mos(nmos)器件的沟道区沟道方向上所施加的是张应力,则会对nmos器件中的电子迁移率有很大的提高;而对p型mos(pmos)器件来说,应力效果却刚好相反,如果在pmos器件的沟道方向上施加压应力,则会对pmos器件中的空穴迁移率有较大的提高。

3、随着工艺节点的降低,怎样利用应力来增加mos晶体管中载流子的迁移率成为越来越受人们关注的问题。


技术实现思路

1、本申请的目的在于提供一种半导体结构及其制备方法、芯片和电子设备。

2、第一方面,本申请提供的一种半导体结构,包括衬底,所述衬底上形成有器件;所述衬底包括位于所述器件下方的目标区域,所述目标区域与所述衬底的其他区域的材料晶态不同。

3、在本申请的一些实施例中,所述器件包括nmos,所述目标区域包括位于所述nmos的沟道区下方的第一目标区域,所述第一目标区域的材料晶态与所述衬底的其他区域的材料晶态不同。

4、在本申请的一些实施例中,所述目标区域还包括位于所述第一目标区域远离所述器件一侧的第二目标区域,所述第二目标区域的材料晶态与所述第一目标区域的材料晶态相同。

5、在本申请的一些实施例中,所述第一目标区域小于或等于所述第二目标区域。

6、在本申请的一些实施例中,所述器件包括pmos,所述目标区域包括位于所述pmos的源漏区下方的第三目标区域,所述第三目标区域的材料晶态与其他区域的材料晶态不同。

7、在本申请的一些实施例中,所述目标区域还包括位于所述第三目标区域远离所述器件一侧的第四目标区域,所述第四目标区域的材料晶态与所述第三目标区域的材料晶态相同。

8、在本申请的一些实施例中,所述第三目标区域小于或等于所述第四目标区域。

9、在本申请的一些实施例中,所述目标区域的材料包括多晶硅,所述衬底的其他区域的材料包括单晶硅。

10、第二方面,本申请还提供一种半导体结构的制备方法,包括提供衬底,所述衬底包括器件区;对所述衬底位于所述器件区下方的目标区域进行热处理,以使所述目标区域的衬底材料晶态发生变化;在所述器件区制备器件。

11、在本申请的一些实施例中,所述器件包括nmos,所述目标区域包括位于所述nmos的沟道区下方的第一目标区域,对所述第一目标区域进行热处理,以使所述第一目标区域的材料晶态发生变化。

12、在本申请的一些实施例中,所述目标区域还包括位于所述第一目标区域远离所述器件一侧的第二目标区域,对所述第二目标区域进行热处理,以使所述第二目标区域的材料晶态发生变化。

13、在本申请的一些实施例中,所述器件包括pmos,所述目标区域包括位于所述pmos的沟道区下方的第三目标区域,对所述第三目标区域进行热处理,以使所述第三目标区域的材料晶态发生变化。

14、在本申请的一些实施例中,所述目标区域还包括位于所述第三目标区域远离所述器件一侧的第四目标区域,对所述第四目标区域进行热处理,以使所述第四目标区域的材料晶态发生变化。

15、在本申请的一些实施例中,所述对所述衬底位于所述器件下方的目标区域进行热处理进一步包括:利用高能束流进行所述热处理。

16、在本申请的一些实施例中,利用激光聚焦于所述目标区域从而对所述目标区域进行所述热处理,通过改变所述激光聚焦的聚焦点的光斑大小和位置改变所述热处理的温度、所述热处理的面积大小以及所述热处理的位置。

17、第三方面,本申请还提供一种芯片,该芯片包括第一方面所述的半导体结构。

18、第四方面,本申请还提供一种电子设备,电子设备包括第三方面所述的芯片。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,

3.根据权利要求2所述的半导体结构,其特征在于,所述目标区域还包括位于所述第一目标区域远离所述NMOS一侧的第二目标区域,所述第二目标区域的材料晶态与所述第一目标区域的材料晶态相同。

4.根据权利要求3所述的半导体结构,其特征在于,所述第一目标区域小于或等于所述第二目标区域。

5.根据权利要求1所述的半导体结构,其特征在于,所述器件包括PMOS,所述目标区域包括位于所述PMOS的源漏区下方的第三目标区域,所述第三目标区域的材料晶态与其他区域的材料晶态不同。

6.根据权利要求5所述的半导体结构,其特征在于,所述目标区域还包括位于所述第三目标区域远离所述器件一侧的第四目标区域,所述第四目标区域的材料晶态与所述第三目标区域的材料晶态相同。

7.根据权利要求6所述的半导体结构,其特征在于,所述第三目标区域小于或等于所述第四目标区域。

8.根据权利要求1-7任一项所述的半导体结构,其特征在于,所述目标区域的材料包括多晶硅,所述衬底的其他区域的材料包括单晶硅。

9.一种半导体结构的制备方法,其特征在于,所述制备方法包括:

10.根据权利要求9所述的半导体结构的制备方法,其特征在于,所述器件包括NMOS,所述目标区域包括位于所述NMOS的沟道区下方的第一目标区域,对所述第一目标区域进行热处理,以使所述第一目标区域的材料晶态发生变化。

11.根据权利要求10所述的半导体结构的制备方法,其特征在于,所述目标区域还包括位于所述第一目标区域远离所述器件一侧的第二目标区域,对所述第二目标区域进行热处理,以使所述第二目标区域的材料晶态发生变化。

12.根据权利要求9-11任一项所述的半导体结构的制备方法,其特征在于,所述器件包括PMOS,所述目标区域包括位于所述PMOS的沟道区下方的第三目标区域,对所述第三目标区域进行热处理,以使所述第三目标区域的材料晶态发生变化。

13.根据权利要求12所述的半导体结构的制备方法,其特征在于,所述目标区域还包括位于所述第三目标区域远离所述器件一侧的第四目标区域,对所述第四目标区域进行热处理,以使所述第四目标区域的材料晶态发生变化。

14.根据权利要求9所述的半导体结构的制备方法,其特征在于,所述对所述衬底位于所述器件下方的目标区域进行热处理进一步包括:利用高能束流进行所述热处理。

15.根据权利要求14所述的半导体结构的制备方法,其特征在于,利用激光聚焦于所述目标区域从而对所述目标区域进行所述热处理,通过改变所述激光聚焦的聚焦点的光斑大小和位置改变所述热处理的温度、所述热处理的面积大小以及所述热处理的位置。

16.一种芯片,其特征在于,包括如权利要求1-8任一项所述的半导体结构。

17.一种电子设备,其特征在于,包括如权利要求16所述的芯片。

...

【技术特征摘要】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,

3.根据权利要求2所述的半导体结构,其特征在于,所述目标区域还包括位于所述第一目标区域远离所述nmos一侧的第二目标区域,所述第二目标区域的材料晶态与所述第一目标区域的材料晶态相同。

4.根据权利要求3所述的半导体结构,其特征在于,所述第一目标区域小于或等于所述第二目标区域。

5.根据权利要求1所述的半导体结构,其特征在于,所述器件包括pmos,所述目标区域包括位于所述pmos的源漏区下方的第三目标区域,所述第三目标区域的材料晶态与其他区域的材料晶态不同。

6.根据权利要求5所述的半导体结构,其特征在于,所述目标区域还包括位于所述第三目标区域远离所述器件一侧的第四目标区域,所述第四目标区域的材料晶态与所述第三目标区域的材料晶态相同。

7.根据权利要求6所述的半导体结构,其特征在于,所述第三目标区域小于或等于所述第四目标区域。

8.根据权利要求1-7任一项所述的半导体结构,其特征在于,所述目标区域的材料包括多晶硅,所述衬底的其他区域的材料包括单晶硅。

9.一种半导体结构的制备方法,其特征在于,所述制备方法包括:

10.根据权利要求9所述的半导体结构的制备方法,其特征在于,所述器件包括nmos,所述目标区域包括位于所述nmos的沟道区下方的第一目标区域,对所述第一目标区域进行热...

【专利技术属性】
技术研发人员:谢炜
申请(专利权)人:上海光通信有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1