【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1、超导数字系统能够以超过100ghz的时钟速度执行计算操作。在这些系统中，电路包括超导线和约瑟夫森结，它们共同形成超导回路，在该超导回路中单通量磁量子(sfq)形式的信息被编码和存储。
2、超导电路可被配置成实现传统的逻辑门，诸如and(与)门、or(或)门、触发器等。这些门进而可被配置成实现更复杂的逻辑，诸如移位寄存器、计数器、处理器等。
3、基于sfq脉冲的逻辑器件通过传递、存储、创建和消除脉冲来工作。随着时间的推移，各种逻辑家族的可扩展性和组合行为已被改善(即rsfq、qfp、rql)，但逻辑门实现的效率仍然是一个挑战。与cmos相比，反转特别昂贵。
技术实现思路
1、本公开解决了sfq逻辑的反转问题，更一般而言，1)使用脉冲守恒门和双轨数据编码来重新创建标准cmos门库的所有函数。为了完整起见，本公开描述了2)被配置成消除信号抖动的d锁存器件和3)被配置成无需变压器即可实现的单端到双轨数据转换器件的门实现。
2、在第一方面，提供了基于约瑟夫森结的逻辑器件。基于约瑟夫森结的逻辑器件包括一个双输入or/and(或/与)(oa2)门。该oa2门包括电感耦合到第一输入源的第一输入节点和电感耦合到第二输入源的第二输入节点。第一输入源和第二输入源被配置成提供单通量量子(sfq)脉冲。该oa2门还包括耦合在第一输入节点与第一输出节点或第二输出节点中的一者之间的第一多个电感器。该oa2门还包括耦合在第二输入节点与以下之一之间的第二多个电感器
3、在第二方面，提供了基于约瑟夫森结的逻辑器件。基于约瑟夫森结的逻辑器件包括一个三输入or/maj/and(或/多数决定/与)(oma3)门。该oma3门包括电感耦合到第一输入源的第一输入节点、电感耦合到第二输入源的第二输入节点、以及电感耦合到第三输入源的第三输入节点。第一输入源、第二输入源和第三输入源被配置成提供单通量量子(sfq)脉冲。oma3门还包括耦合在第一输入节点与以下各项中的一者之间的第一多个电感器：第一输出节点、第二输出节点、或第三输出节点；耦合在第二输入节点与以下各项中的一者之间的第二多个电感器：第一输出节点、第二输出节点、或第三输出节点；以及耦合在第三输入节点与以下各项中的一者之间的第三多个电感器：第一输出节点、第二输出节点、或第三输出节点。该oma3门还包括多个约瑟夫森结。每个约瑟夫森结耦合在公共节点与以下各项中的一者之间：第一输入节点、第二输入节点、第三输入节点、第一输出节点、第二输出节点、或第三输出节点。
4、在第三方面，提供了一种方法。该方法包括向基于约瑟夫森结的逻辑器件的第一输入源和第二输入源提供基于单通量量子(sfq)的输入。基于约瑟夫森结的逻辑器件包括电感耦合到第一输入源的第一输入节点和电感耦合到第二输入源的第二输入节点。基于约瑟夫森结的逻辑器件还包括耦合在第一输入节点与第一输出节点或第二输出节点中的一者之间的第一多个电感器。基于约瑟夫森结的逻辑器件还包括耦合在第二输入节点与第一输出节点或第二输出节点中的一者之间的第二多个电感器。基于约瑟夫森结的逻辑器件还包括多个约瑟夫森结。每个约瑟夫森结耦合在公共节点与以下各项中的一者之间：第一输入节点、第二输入节点、第一输出节点、或第二输出节点。该方法还包括响应于该输入，在第一输出节点处提供or2输出。该or2输出是逻辑or函数基于该输入的结果，以及在第二输出节点处提供and2输出。该and2输出被配置成提供逻辑and函数基于该输入的结果。
本文档来自技高网...【技术保护点】
1.一种基于约瑟夫森结的逻辑器件，包括：
2.如权利要求1所述的基于约瑟夫森结的逻辑器件，其中所述第一输出节点包括OR2输出，其中所述OR2输出被配置成提供逻辑OR函数基于由所述第一输入源和所述第二输入源提供的信号的结果，所述第二输出节点包括AND2输出，其中所述AND2输出被配置成提供逻辑AND函数基于由所述第一输入源和所述第二输入源提供的信号的结果。
3.如权利要求1所述的基于约瑟夫森结的逻辑器件，其中所述基于约瑟夫森结的逻辑器件被配置成响应于在所述输入节点处提供的每个输入脉冲而在每个输出节点处产生一个输出脉冲。
4.如权利要求1所述的基于约瑟夫森结的逻辑器件，其中所述第一多个电感器用等于一半SFQ的通量偏置来进行偏置。
5.如权利要求1所述的基于约瑟夫森结的逻辑器件，其中所述第一多个电感器包括：
6.如权利要求5所述的基于约瑟夫森结的逻辑器件，其中所述第一多个电感器中的至少一部分用等于一个完整SFQ的通量偏置来进行偏置。
7.如权利要求1所述的基于约瑟夫森结的逻辑器件，进一步包括被配置成提供全局时钟信号
8.如权利要求7所述的基于约瑟夫森结的逻辑器件，其中所述全局时钟信号具有至少30GHz的时钟频率。
9.如权利要求1所述的基于约瑟夫森结的逻辑器件，进一步包括一起耦合在一逻辑块中的多个OA2门，所述多个OA2门被配置成接受两个双轨输入并提供多个逻辑输出，包括OR2、NOR2、AND2、NAND2、XOR2和XNOR2。
10.一种基于约瑟夫森结的逻辑器件，包括：
11.如权利要求10所述的基于约瑟夫森结的逻辑器件，其中所述第一输出节点包括OR3输出，其中所述OR3输出被配置成提供逻辑OR函数基于由所述第一输入源、所述第二输入源和所述第三输入源提供的信号的结果，其中所述第二输出节点包括MAJ3输出，其中所述MAJ3输出被配置成提供逻辑多数决定函数基于由所述第一输入源、所述第二输入源和所述第三输入源提供的信号的结果，其中所述第三输出节点包括AND3输出，其中所述AND3输出被配置成提供逻辑AND函数基于由所述第一输入源、所述第二输入源和所述第三输入源提供的信号的结果。
12.如权利要求10所述的基于约瑟夫森结的逻辑器件，其中所述基于约瑟夫森结的逻辑器件被配置成响应于在所述输入节点处提供的每个输入脉冲而在每个输出节点处产生一个输出脉冲。
13.如权利要求10所述的基于约瑟夫森结的逻辑器件，其中所述第一多个电感器中的至少一部分用等于一个完整SFQ的通量偏置来进行偏置。
14.如权利要求10所述的基于约瑟夫森结的逻辑器件，进一步包括被配置成提供全局时钟信号的全局时钟输入，其中所述基于约瑟夫森结的逻辑器件被配置成基于所述全局时钟信号来操作，其中所述全局时钟信号具有至少30GHz的时钟频率。
15.如权利要求10所述的基于约瑟夫森结的逻辑器件，进一步包括一起耦合在一逻辑块中的多个OMA3门，所述多个OMA3门被配置成接受三个双轨输入并提供多个逻辑输出，包括NOR3、XS3、NMAJ3、XD3、XNOR3、XNE3、NAND3、OR3、XNS3、MAJ3、XND3、XOR3、XE3和AND3。
16.一种方法，包括：
17.如权利要求16所述的方法，进一步包括：
18.如权利要求16所述的方法，进一步包括将单端经编码信号转换成双轨经编码信号，其中所述转换通过基于SFQ的选通逻辑反转电路来执行，其中所述逻辑反转电路包括极性反转部分和逻辑反转部分。
19.如权利要求18所述的方法，其中基于SFQ的输入包括所述双轨经编码信号。
20.如权利要求18所述的方法，进一步包括从所述双轨数据信号的至少一部分中消除抖动，其中所述消除通过基于约瑟夫森结的电路来执行，其中所述基于约瑟夫森结的电路包括至少一条约瑟夫森结传输线、至少一个延迟元件、以及至少一个OR2门。
...【技术特征摘要】
【国外来华专利技术】
1.一种基于约瑟夫森结的逻辑器件，包括：
2.如权利要求1所述的基于约瑟夫森结的逻辑器件，其中所述第一输出节点包括or2输出，其中所述or2输出被配置成提供逻辑or函数基于由所述第一输入源和所述第二输入源提供的信号的结果，所述第二输出节点包括and2输出，其中所述and2输出被配置成提供逻辑and函数基于由所述第一输入源和所述第二输入源提供的信号的结果。
3.如权利要求1所述的基于约瑟夫森结的逻辑器件，其中所述基于约瑟夫森结的逻辑器件被配置成响应于在所述输入节点处提供的每个输入脉冲而在每个输出节点处产生一个输出脉冲。
4.如权利要求1所述的基于约瑟夫森结的逻辑器件，其中所述第一多个电感器用等于一半sfq的通量偏置来进行偏置。
5.如权利要求1所述的基于约瑟夫森结的逻辑器件，其中所述第一多个电感器包括：
6.如权利要求5所述的基于约瑟夫森结的逻辑器件，其中所述第一多个电感器中的至少一部分用等于一个完整sfq的通量偏置来进行偏置。
7.如权利要求1所述的基于约瑟夫森结的逻辑器件，进一步包括被配置成提供全局时钟信号的全局时钟输入，其中所述基于约瑟夫森结的逻辑器件被配置成基于所述全局时钟信号来操作。
8.如权利要求7所述的基于约瑟夫森结的逻辑器件，其中所述全局时钟信号具有至少30ghz的时钟频率。
9.如权利要求1所述的基于约瑟夫森结的逻辑器件，进一步包括一起耦合在一逻辑块中的多个oa2门，所述多个oa2门被配置成接受两个双轨输入并提供多个逻辑输出，包括or2、nor2、and2、nand2、xor2和xnor2。
10.一种基于约瑟夫森结的逻辑器件，包括：
11.如权利要求10所述的基于约瑟夫森结的逻辑器件，其中所述第一输出节点包括or3输出，其中所述or3输出被配置成提供逻辑or函数基于由所述第一输入源、所述第二输入源和所述第三输入源提供的信号的结果，其中所述第二输出节点包括maj3输出，其中所述maj3输出...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。